

半导体芯科技



SILICON
SEMICONDUCTOR

CHINA

ISSN 2523-1294

www.siscmag.com

2022年12月 / 2023年1月

Brewer Science 新型键合和介电材料为5G, IoT 设备提供封装解决方案 P.18

使用AFM进行光罩修复的新技术 P.21

创新粘合工艺：流动中激活 P.24

消除EMI有助于确保准确的测试测量 P.27

氮化硅提供从研发进展到量产的灵活性 P.34



微信公众号



国际知名媒体授权
 引领全球高新科技信息
 8本专业杂志(双月刊)
 欢迎免费索阅
 全年行业资讯



www.actintl.com



**免费
 订阅**

扫一扫添加

ACT读者服务号免费订阅

雅时国际传媒集团成立于1998年，在高增长的中国市场上为众多高科技领域提供服务。通过其产品系列，包括印刷和数字媒体以及会议和活动，雅时国际为国际营销公司和本地企业提供了进入中国市场的机会。雅时国际的媒体品牌为电子制造、机器视觉系统、激光/光子学、射频/微波系统设计、洁净室/污染控制和半导体制造，化合物半导体，工业AI等领域的20多万名专业读者和受众提供服务，雅时国际也是一些世界领先的技术出版社和活动组织者的销售代表。雅时国际的总部设在香港，在北京、上海、深圳和武汉设有分公司。



2023

4月26日-28日

成都全球芯片与半导体产业博览会

中国芯
芯动力
信未来

西部IC
重要行业
盛会

成 中
都 国

挺进成渝双城经济圈从这里开始

配套活动

- 2023主论坛(成都国际集成电路产业与应用发展高峰论坛)
- 2023中国IC设计与创新发展论坛
- 2023中国国际西部嵌入式系统安全论坛
- 2023中国西部集成电路封测行业技术交流会
- 2023中国西部半导体设备与核心不见制造商交流会
- 2023中国西部创新半导体器件与电源创新技术研讨会
- 2023IC新产品新技术发布会

联系人：田先生 金先生

电 话：18584594618 19802738028

邮 箱：318040636@qq.com

官 网：WWW.CWGCE.COM

同期举办：2023第22届中国国际（西部）光电产业博览会

目录 CONTENTS

封面故事 Cover Story

18 Brewer Science 新型键合和介电材料为 5G, IoT 设备提供封装解决方案 New Brewer Science bonding & dielectric materials deliver packaging solutions for 5G, IoT devices

半导体 IC 封装技术, 包括利用 3D 集成来提高芯片密度, 最大限度地提高性能并降低功耗。在当今半导体封装中, 粘合剂键合的趋势正在快速增长。创新材料和工艺开发与制造领域的全球技术领导者 Brewer Science 最近推出了其最新的封装解决方案, 利用永久键合材料和光成像电介质制造尖端半导体以及 5G 和物联网微电子设备。

- Baron Huang, Mei Dong, Ziwei Liu, BREWER SCIENCE 公司




18

编者寄语 Editor's Note

4 全方位多维度看待台积电赴美建厂

- 赵雪芹



7

行业聚焦 Industry Focus

- 5 思锐智能以先进 ALD 技术拓展超摩尔新维度
- 6 台积电发起成立 3DFabric 技术联盟
- 6 应科院成立「微电子技术联盟」构建微电子与半导体生态系统
- 7 美光推出先进的 1β 技术节点 DRAM
- 7 芯碁微装 WLP2000 晶圆级封装直写光刻机批量发货
- 8 日月光宣布 FOCoS 先进封装技术新进展
- 8 普发真空推出用于质谱分析的新型 SmartVane 旋片泵
- 9 希科半导体国产碳化硅外延片正式投产
- 9 泛林集团收购 SEMSYSCO 以推进芯片封装
- 10 Manz 亚智科技板级封装突破业界最大生产面积
- 11 佳能发售 i 线半导体光刻机新品 推动 3D 封装发展



21

关于雅时国际商讯 (ACT International)



雅时国际商讯 (ACT International) 成立于1998年, 为高速增长的中国市场中广大高技术行业服务。ACT通过它的一系列产品—包括杂志和网上出版物、培训、会议和活动—为跨国公司和中国企业架起了拓展中国市场的桥梁。ACT的产品包括多种技术杂志和相关的网站, 以及各种技术会议, 服务于机器视觉设计、电子制造、激光/光电子、射频/微波、化合物半导体、半导体制造、洁净及污染控制、电磁兼容等领域的约二十多万专业读者及与会者。ACT亦是若干世界领先技术出版社及展会的销售代表。ACT总部在香港, 在北京、上海、深圳和武汉设有联络处。www.actintl.com.hk

About ACT International Media Group

ACT International, established 1998, serves a wide range of high technology sectors in the high-growth China market. Through its range of products -- including magazines and online publishing, training, conferences and events -- ACT delivers proven access to the China market for international marketing companies and local enterprises. ACT's portfolio includes multiple technical magazine titles and related websites plus a range of conferences serving more than 200,000 professional readers and audiences in fields of electronic manufacturing, machine vision system design, laser/photronics, RF/microwave, cleanroom and contamination control, compound semiconductor, semiconductor manufacturing and electromagnetic compatibility. ACT International is also the sales representative for a number of world leading technical publishers and event organizers. ACT is headquartered in Hong Kong and operates liaison offices in Beijing, Shanghai, Shenzhen and Wuhan.

关于《半导体芯科技》

《半导体芯科技》(原半导体科技) 中国版 (SiSC) 是全球最重要和最权威的杂志Silicon Semiconductor的“姐妹”杂志, 由香港雅时国际商讯出版, 报道最新半导体产业新闻、深度分析和权威评论。为中国半导体专业人士, 提供他们需要的商业、技术和产品信息, 帮助他们做出购买决策。《半导体芯科技》内容覆盖半导体制造、先进封装、晶片生产、集成电路、MEMS、平板显示器等。杂志服务于中国半导体产业, 包括IC设计、制造、封装及应用等。


About Silicon Semiconductor China

Silicon Semiconductor China is the 'sister' title to Silicon Semiconductor - the world most respected and authoritative publication, published by ACT International in Hong Kong (former SST China), reports the latest news, in-depth analysis, and authoritative commentary on the semiconductor industry. It provides for Chinese semiconductor professionals with the business and technology & product information they need to make informed purchasing decisions. Its editorial covers semiconductor manufacturing, advanced packaging, wafer fabrication, integrated circuits, MEMS, FPDs, etc. The publication serves Chinese semiconductor industry, from IC design, manufacture, package to application, etc.

目录 CONTENTS

采访报道 Interview

- 12 MicroLED 的检测挑战与应用普及
- 14 索尔维：不断创新，提供最优材料解决方案
- 16 汉高：一站式服务满足日益复杂的行业需求



24

技术 Technology

- 21 使用 AFM 进行光罩修复的新技术
A novel technology for mask repair using NX-Mask AFM
- 24 创新粘合工艺：流动中激活
Innovative bonding processes: activation in flow
- 27 消除 EMI 有助于确保准确的测试测量
Eliminating EMI helps ensure accurate test, measurement
- 30 新型微纹理薄膜实现通用裸芯片运输载体
New micro-textured film enables universal bare die carriers



30

专栏 Conlunm

- 34 氮化硅提供从研发进展到量产的灵活性
Silicon nitride offers flexibility to move from R&D to volume production
- 37 半导体“黑科技”：氮化镓
Semiconductor ‘black technology’ : gallium nitride



34

40 广告索引 Ad Index

《半导体芯科技》编委会（排名不分先后）

刘胜 教授
武汉大学工业科学研究院执行院长

郭一凡 博士
日月光集团工程副总经理

姚大平 博士
江苏中科智芯集成科技有限公司总经理

汤晖 教授
广东工业大学、精密电子制造技术与装备国家重点实验室

于大全 教授
厦门云天半导体创始人

须颖 教授
中国仪器仪表学会显微仪器分会副理事长

罗仕洲 教授
磐允科技总经理

林挺宇 博士
广东芯华微电子技术有限公司总经理

杨利华 院长
两江半导体研究院

王文利 教授
西安电子科技大学电子可靠性(深圳)研究中心主任
雅时国际商讯顾问

张昭宇 教授
香港中文大学(深圳)理工学院
深圳半导体激光器重点实验室主任

刘功桂 教授级高工
中国电器科学研究院股份有限公司威凯技术中心主任

云星 总经理
深圳安博电子有限公司

张弛 总裁
深圳贝特莱电子科技股份有限公司

乔旭东 博士
深创投集团投资发展研究中心总经理

徐开凯 教授
电子科技大学、电子薄膜与集成器件
国家重点实验室

何进 教授
北京大学教授、
深圳系统芯片设计重点实验室主任

全方位多维度看待台积电赴美建厂

台积电赴美建厂是全球科技行业的大事，一直牵动全球半导体行业和国人的神经。

2022年12月6日，台积电在美国亚利桑那州凤凰城举办了一场典礼仪式，以庆祝第一批最先进的半导体制造设备抵达当地。台积电领导、客户、供应商、合作伙伴、政府官员和学术界领袖到场参与，美国总统拜登亲自到场。在仪式上，台积电展示了六款支持尖端半导体工艺技术生产的半导体设备，它们来自台积电的长期供应商 Applied Materials、ASM、ASML、Lam Research、KLA 和 TEL。

对于台积电赴美建厂全网爆发各种情绪输出，一时间台积电将变成“美积电”的论调甚嚣网上。当然，也有不少客观冷静的分析，为我们带来更多的观点和视角，这里选取一些专业人士的观点与读者分享，供大家参考。

知乎上“一杯红咖啡”发表了文章“如何全方位多维度看待台积电赴美建厂？”作者是一个台积电20年前的员工，现为多家半导体企业战略顾问，他的观点可能更专业客观一些。该文作者认为：我们必须专业判断台积电赴美的各种原因，不应该被立场干扰。因为台积电赴美有政治、经济、商业甚至技术等各种因素，全部用政治来解读肯定不对，单纯以商业考量也不正确。这对台积电来说是一个综合考量结果，而且是台积电主动做的决定，几乎看不到身不由己，被强迫的成分。台积电创始人张忠谋说去美国设厂必赔钱，这点毋庸置疑，但为何还是选择去了，最主要就是卡位，避免被边缘化，保持绝对垄断地位。三星跟英特尔都去了，台积电自然也会去，而且未来台积电亚利桑那工厂还必须扩产，形成产业聚落效应，才能降低成本。

台积电官网公布，已在美国亚利桑那州动工建设另一座3nm晶圆厂，该晶圆厂计划于2026年开始生产3nm技术，连同此前建设的4nm晶圆厂（预计在2024年生产），两座工厂完成后，预计每年生产超过60万片晶圆。美媒彭博社认为：就算两座代工工厂全部投产，美地区的产能占台积电总产能不到2.85%，且提供的也都是相对落后的技术。

与三星和英特尔产能多元化布局不同，台积电晶圆厂相对集中在中国台湾省。全球量化对冲基金 Khaveen Investments 数据统计，制造基地方面，台积电将89%的产能放在中国台湾，其次是中国大陆7%，日本3%，美国仅有1%。但是台积电有64%的收入来自美国，大客户包含苹果、AMD、高通等；有20%的供应商也来自美国，其余更多来自日本。员工方面，90%员工在中国台湾，6.3%的人在中国大陆，3.4%的人在北美。可以说，台积电正在试图通过多元化的布局，令其客户、供应商、制造厂和员工在美国和中国之间进行高度整合。

TrendForce 集邦咨询表示，台厂近年扩产计划仍以中国台湾地区为发展重心，包含台积电最先进的N3、N2制程节点仍留在本地，而联电、世界先进、力积电等公司皆仍有数项新厂计划遍布于新竹、苗栗及台南等地。

台积电是全球半导体制造的领导者，市场份额达到51%。台积电在全球学术科研界、政治界、产业界也具有庞大影响力。公司的风险因素之一是地缘政治，但目前它在政治上处于有利地位，可以利用来自美国和中国政府的补贴在亚利桑那州和南京扩张产能。关于台积电将变成“美积电”的担忧似乎大可不必，一个跨国国际企业巨头，因为战略考量在世界各地分散设厂、就近设厂，这是再简单不过的商业道理。

赵雪芹

社长 Publisher

麦协林 Adonis Mak

adonism@actintl.com.hk

主编 Editor in Chief

赵雪芹 Sunnie Zhao

sunniez@actintl.com.hk

出版社 Publishing House

雅时国际商讯 ACT International

香港九龙 B,13/F, Por Yen Bldg,

长沙湾青山道478号 478 Castle Peak Road,

百欣大厦 Cheung Sha Wan,

13楼B室 Kowloon, Hong Kong

Tel: (852) 2838 6298

Fax: (852) 2838 2766

北京 Beijing

Tel/Fax: 86 10 64187252

上海 Shanghai

Tel: 86 21 62511200

Fax: 86 21 52410030

深圳 Shenzhen

Tel: 86 755 25988573 /25988567

Fax: 86 755 25988567

武汉 Wuhan

Tel: 86 27 59233884

UK Office

Angel Business

Communications Ltd.

6 Bow Court,

Fletchworth Gate,

Burnsall Road, Coventry,

CV56SP, UK

Tel: +44 (0)1923 690200

Chief Operating Officer

Stephen Whitehurst

stephen.whitehurst@angelbc.com

Tel: +44 (0)2476 718970



ISSN 2523-1294

© 2022版权所有 翻印必究

思锐智能以先进ALD技术拓展超摩尔新维度

随着半导体制造工艺遵循摩尔定律走向极限，新材料和新工艺的需求愈加旺盛、先进工艺技术创新不断提速，半导体设备企业如何主动拥抱变化，构建自身的生态体系？业界领先的ALD设备制造商和服务商青岛四方思锐智能技术有限公司面向超摩尔、集成电路、Fab等领域的先进ALD镀膜解决方案，引发了业界人士的广泛关注。

聚焦ALD工艺创新，激活超摩尔市场潜力

近十年以来，中国半导体设备市场规模持续发展，中国半导体设备行业的销售收入、研发投入都保持了持续增长的态势。然而，在集成电路领域，诸多海外半导体装备巨头已经占据了垄断地位。因此，当摩尔定律走向极限，超摩尔（More than Moore, MtM）时代推动新材料、新工艺以及先进制程的发展，正在加速半导体设备市场格局的重塑，也为国内装备企业带来了新的发展空间。

在CSEAC 2022同期高峰论坛上，思锐智能董事长聂翔发表了题为《原子层沉积工艺与设备拓展“超摩尔”时代新维度》的演讲，其表示：“以功能多样化为代表的超摩尔应用在半导体行业中扮演了越来越重要的角色，而原子层沉积（ALD）技术凭借其纳米级的薄膜精度、高保形、无针孔的特性，不断在超摩尔领域收获了越来越广泛的应用。”

依托欧洲研发中心近40年的ALD工艺积累，思锐智能长期重点关注并积极开拓新材料、新工艺等领域的应用，目前已获得初步的成效。例如在功率化合物半导体及产学研领域，思锐智能的ALD设备已经进入欧洲、北美、日本和中国大陆及台湾地区知名厂商，并实现重复订单；

在集成电路领域，思锐智能也通过新材料和新工艺的创新实现了突破，目前第二代12寸ALD设备已进入客户验证阶段。此外，ALD技术在图像传感器、射频器件、光电子和固态锂电等应用也拥有庞大的市场潜力。相关数据表明，2020-2026年专门用于MtM器件制造的ALD设备市场销售额有望从3.45亿美元增长至6.80亿美元，年复合增长率达到12%。


以市场需求为导向，打造从验证到量产的一站式ALD服务

尽管ALD技术的应用前景十分明朗，但当前市场的应用需求与厂商的工艺能力之间仍有较大的间隙。以第三代半导体或功率化合物半导体为例，这一类应用带有明显的新材料和新工艺的特征，因此，对设备供应商的工艺与材料开发能力提出了挑战。

对此，思锐智能面向不同应用、推出了不同技术路线、种类丰富的ALD工艺解决方案。“面临新材料、新工艺的挑战，思锐智能从三个方面来匹配市场的需求。”聂翔表示，“首先，思锐智能建立了一站式服务闭环（研发服务-镀膜服务-量产设备），与客户形成长期紧密的联系，更好地与客户达成战略共识。其次，由于新材料新工艺具有前瞻性，思锐智能长期携手imec、CEA-Leti、VTT/Micronova等国际机构，以及国内的国家传感器中心、中科院下属院校等单位建立合作联盟，始终掌握前沿技术的应用走向，在超摩尔领域保持一线梯队。最后，思锐智能通过整合批量热法、等离子预处理、晶圆预热等丰富工艺

在一套设备上，让单个机台实现不同工艺的灵活操作，极大地提升了产能，从而满足市场快速扩产的需求。”

当前，中国半导体设备产业正迎来前所未有的发展机遇！凝聚300多项ALD专利技术，思锐智能全面开展ALD技术研发与产业化落地的创新实践，大力推进国内外协同发展，打通产业链上下游，致力于构建全球化的半导体核心技术新生态。




思锐智能面向功率半导体器件的ALD解决方案

台积电发起成立3DFabric技术联盟

台积电宣布成立开放创新平台 (OIP) 3DFabric 联盟, 以推动 3D 半导体技术发展。台积电的 3D Fabric 技术包括前段 3D 芯片堆叠或 TSMC-SoIC (系统整合芯片)、后段 CoWoS 及 InFO 系列封装技术, 可以实现更佳效能、功耗、尺寸及功能, 实现系统级整合。

目前, 大多数高端处理器是单片式的, 但随着前沿制造技术的使用成本越来越高, 设计方法正在转向多芯片模块。预计未来多芯片系统封装 (SiP) 将变得更加广泛, 先进的 2.5D 和 3D 芯片封装技术将变得更加重要。

虽然多芯片 SiP 有望简化高度复杂设计的开发和验证, 但它们需要全新的开发方法, 因为 3D 封装带来了许多新的挑战, 包括 3D 集成所需的新的设计流程、新的电力输送方法、新的封装技术和新的测试技术。为了充分利用台积电 2.5D 和 3D 封装技术 (InFO、CoWoS 和 SoIC)



的优势, 芯片开发行业需要整个生态系统在芯片封装方面协同工作, 而这正是 3DFabric 联盟的目的所在。

台积电 3DFabric 联盟汇集了 EDA 工具开发商、IP 供应商、芯片设计公司、存储器制造商、先进基材生产商、封装测试公司, 以及用于测试和验证的设备制造商, 目前已有合作伙伴包括美光、三星存储、SK 海力士、西门子、新思科技等。台积电希望通过创造新的协作模式, 实现跨台积电技术、EDA、以及 IP 和设计方法的开发和优化, 帮助客户克服半导体设计的复杂性。

应科院成立「微电子技术联盟」构建微电子与半导体生态系统

2022 年 11 月 9 日, 香港应用科技研究院宣布成立「微电子技术联盟」, 旨在构建微电子与半导体技术生态系统, 建设区域一流、世界知名的微电子技术和产品开发平台。创新科技及工业局局长孙东教授, 太平绅士、创新科技署署长潘婷婷女士, 太平绅士及来自学术界、微电子领域的高端专家和骨干企业代表齐聚一堂, 共同见证了「微电子技术联盟」的成立。

由应科院主导成立的「微电子技术联盟」, 获得本地学界及业界多间机构的支持, 包括香港工业总会、ASMP 香港、瑞声科技、万维数码智能有限公司、大能创智有限公司、香港理工大学、香港科技大学、香港城市大学、香港中文大学及香港大学等。「联盟」旨在促进创新科研, 推动产业、研究机构、学术界之间的技术合作, 吸引大湾区、中国大陆和世界各地的研究机构和企业进驻香港, 拓宽本地人才出路, 成就生生不息的微电子生态系统, 为香港发展成为国际创新科技中心, 持续做出贡献。

「联盟」推动区域整合、打造高竞争力的微电子创新之相关策略包括:

- 整合存量 聚焦增量

「联盟」将利用将建立的中试线, 透过与本港、大湾区和海外的各研究机构的合作, 充分地整合已有的研发资

源 (如人员、设备) 与成果 (专利), 集中资源开发产业化所需要的增量技术, 加快产品的市场化进程。

- 应用牵引、协同创新

「联盟」将以大型企业的应用为目标, 使用商品化模式和协同创新理念, 有效地整合海内外各种资源, 形成「材料—设备—外延—器件—晶片—封装—模组—系统」的完整产业链, 扩大与三维小晶片和第三代半导体相关的新兴市场。

应科院在微电子研发具有超过十年的丰富经验。自 2006 年, 应科院便组织跨国技术团队于大中华区率先开展三维集成技术研究, 参与国家重大专项方向规划。自 2012 年, 应科院更承建科技部海外第一个「国家专用集成电路系统工程技术研究中心香港分中心」, 一直致力推动香港微电子科技产业发展, 围绕三维集成芯片、第三代半导体和低功耗无线连接芯片三个方向上开展科学研究、工程转化和人才培养等工作。2016 年, 应科院主持制定中国 2035 第三代半导体电力电子技术发展路线图, 并代表国家参与 IEEE 全球技术路线图制定, 与全球学界和业界建立了广泛的联结。应科院亦获得香港和海内外各种科技奖项约 40 项, 包括 2020 年国家科技进步一等奖 (微电子三维集成技术)。

美光推出先进的1 β 技术节点DRAM

内存与存储解决方案领先供应商美光科技 (Micron Technology Inc.) 宣布, 其采用全球最先进技术节点的 1 β DRAM 产品已开始向部分智能手机制造商和芯片平台合作伙伴送样以进行验证, 并做好了量产准备。

美光率先在低功耗 LPDDR5X 移动内存上采用该新一代制程技术, 其最高速率可达每秒 8.5Gb。该节点在性能、密度和能效方面都有显著提升, 将为市场带来巨大收益。除了移动应用, 基于 1 β 节点的 DRAM 产品还具备低延迟、低功耗和高性能的特点, 能够支持智能汽车和数据中心等应用所需的快速响应、实时服务、个性化和沉浸式体验。

继 2021 年率先批量出货基于 1 α 节点的产品后, 美光推出全球最先进的 1 β 节点 DRAM, 进一步巩固了市场领先地位。1 β 技术可将能效提高约 15%, 内存密度与 1 α 节点的产品相比提升 35% 以上, 单颗裸片容量高达 16Gb。

美光技术和产品执行副总裁 Scott DeBoer 表示: “1 β DRAM 产品融合了美光专有的多重曝光光刻技术、领先的制程技术及先进材料能力, 标志着内存创新的又一次飞跃。全球领先的 1 β DRAM 制程技术带来了前所未有的内存密度, 为智能边缘和云端应用迎接新一代数据密集型、智能化和低功耗技术奠定了基础。”


随着 LPDDR5X 的出样, 移动生态系统将率先受益于 1 β DRAM 产品的显著优势, 从而解锁下一代移动创新和先进的智能手机体验, 并同时降低功耗。1 β 技术的

速率和密度将使高带宽用例在下载、启动以及同时使用数据密集型的 5G 和人工智能应

用时, 提供更快的响应和流畅度。此外, 基于 1 β 节点的 LPDDR5X 不仅可以加速智能手机拍摄启动, 提升夜间模式和人像模式下的拍摄速度和清晰度, 还可以实现无抖动、高分辨率 8K 视频录制和便捷的手机视频编辑。

为了在 1 β 和 1 α 节点取得竞争优势, 美光在过去数年还积极提升卓越制造、工程能力和开创性研发。此前, 美光已在今年 7 月出货全球首款 232 层 NAND, 为存储解决方案带来了前所未有的性能和面密度, 从而在公司的历史上首次同时确立了在 DRAM 和 NAND 领域的领导地位。多年来, 美光已进一步投资数十亿美元, 将晶圆厂打造成高度自动化、可持续和人工智能驱动的高级设施。这其中包括对日本广岛工厂的投资, 美光将在这里量产基于 1 β 节点的 DRAM 产品。

随着机器对机器通信、人工智能和机器学习等高能耗应用兴起, 节能技术对企业显得愈发重要。互联世界需要快速、无处不在、节能的内存产品来助推数字化、最优化和自动化, 而美光的 1 β DRAM 节点为此提供了一个全面的基础。美光于未来的一年中将在诸如嵌入式、数据中心、客户端、消费类产品、工业和汽车等其他应用中量产 1 β 节点, 推出包括显示内存和高带宽内存等产品。



芯碁微装WLP2000晶圆级封装直写光刻机批量发货

2022 年 9 月芯碁微装首台 WLP2000 晶圆级封装直写光刻机成功发运昆山龙头封装测工厂。同月, 另一台 WLP2000 直写光刻机发往成都 Micro-LED 前沿研制单位交付。WLP2000 采用最先进的数字光刻技术, 无需掩模板, 可直接将版图信息转移到涂有光刻胶的衬底上, 主要应用于 8inch/12inch 集成电路先进封装领域, 包括 Flip Chip、Fan-In WLP、Fan-Out WLP 和 2.5D/3D 等先进封装形式。WLP2000 系统采用多光学引擎并行扫描技术, 具备自动套刻、背部对准、智能纠偏、WEE/WEP 功能, 在 RDL、



Bumping 和 TSV 等制程工艺中优势明显。

WLP2000 是芯碁微装在晶圆级封装领域自主研发的具有自动再布线 (RDL) 功能的光刻设备, 各项性能指标已达到国际先进水平, 开创了国产直写光刻在后摩尔时代半导体先进封装领域的应用先河。

近年来, 芯碁微装在集成电路市场取得了很大成就, 设备产品销售客户超过 300 家, 获得了行业客户广泛认可与青睐。未来芯碁微装将加大研发力量, 不断推进直写光刻机在半导体领域的广泛应用, 实现 “IC 装备世界品牌” 的企业愿景。

日月光宣布FOCoS先进封装技术新进展

日月光半导体宣布 FOCoS(Fan Out Chip on Substrate) 扇出型基板上芯片封装技术的最新进展, FOCoS 为业界创新的系统级封装整合技术, 是 VIPack™垂直互连整合封装平台的 6 大核心封装技术之一, 包含两种不同的工艺流程: Chip First (FOCoS-CF) 和 Chip Last(FOCoS-CL), 提供卓越的板级可靠性和电气性能, 可以满足网络和人工智能应用整合的需求, 提供更快、更大的数据吞吐量, 以及更高效能的运算能力。FOCoS 产品组合 (FOCoS-CF 和 FOCoS-CL) 这两种解决方案都可将不同的芯片和覆晶组件封装在高脚数 BGA 基板上, 从而使系统和封装架构设计师能够为其产品战略、价值和上市时间, 设计出最佳的封装整合解决方案, 满足市场需求。

随着高密度、高速和低延迟芯片互连的需求不断增长, FOCoS 解决方案突破了传统覆晶封装的局限性, 可将多芯片或多个异质小芯片 (Chiplet) 重组为扇出模块后, 再置于基板上, 实现封装级的系统整合。其中 FOCoS-CF 解决方案利用封胶体 (Encapsulant) 整合多个小芯片再加上重布线层 (RDL) 的工艺流程, 有效改善芯片封装交互作用 (Chip Package Interaction, CPI), 在 RDL 制造阶段降低芯片应力上的风险及提供更好的高频信号完整性, 还可改善高阶芯片设计规则, 通过减少焊垫间距提高到现有 10

倍的 I/O 密度, 同时可整合来自不同节点和不同晶圆厂的芯片, 把握异质整合的商机。FOCoS-CL 方案则是先分开制造 RDL, 再整合多个小芯片的工艺流程, 有助于解决传统晶圆级工艺流程因为 RDL 的不良率所造成的额外芯片的损失问题, 数据显示 FOCoS-CL 对于整合高带宽内存 (HBM) 特别有效益, 这也是极其重要的技术领域, 能够优化功率效率并节省空间, 随着 HPC、服务器和网络市场对 HBM 的需求持续增长, FOCoS-CL 提供的性能和空间优势会越来越明显。

值得强调的是 FOCoS 封装技术的小芯片整合, 可整合多达五层的 RDL 互连, 具有 L/S 为 1.5/1.5 μm 的细线 / 距以及大尺寸的扇出模块 (34x50mm²)。还提供广泛的产品整合方案, 例如整合 HBM 的 ASIC, 以及整合 SerDes 的 ASIC, 可广泛应用于 HPC、网络、人工智能 / 机器学习 (AI/ML) 和云端等不同领域。此外, 由于不需要硅中介层并降低了寄生电容, FOCoS 展现了比 2.5D 硅通孔更好的电性性能和更低的成本。

FOCoS-CF 和 FOCoS-CL 是日月光在 VIPack™平台提供的先进封装解决方案系列之一, VIPack™是一个根据产业蓝图协同合作的可扩展平台。

普发真空推出用于质谱分析的新型 SmartVane 旋片泵

普发真空推出首款用于质谱分析并带有严格密封泵壳体的旋片泵。在环境和食品分析以及药物和临床分析领域, SmartVane 可被用作质谱仪 (ICP-MS、LC/MS) 的前级泵。该真空泵的设计可确保其不发生漏油, 从而避免任何污染。SmartVane 采用集成电机, 无需再用传统的密封件, 这意味着其具有更长的维护间隔。

普发真空产品经理马塞尔·默卡尔特 (Marcel Merkart) 表示: “有了 SmartVane 旋片泵, 实验室中的漏油现象将成为过去式。在这里, 我们将经过验证的旋片泵原理中的优势之处与革命性的密封设计相结合。在实践中,



这意味着用户将获益于旋转叶片泵的高性能, 但却没有任何漏油短板。”

凭借其低噪音性能, SmartVane 可确保实验室的最佳条件。其日常工作压力通常低于 10 hPa, 比此类应用中的其他泵更加安静。这意味着用户可以在愉快的工作环境中完成具有挑战性的任务。其紧凑的设计使其易于集成到现有的系统之中。此外, 该泵还提供智能通信选项, 并可作为即插即用的解决方案与现有设备结合使用。

另一个关键优势是可持续性。SmartVane 集成了具有待机功能的高效节能 IPM 电机。其低功耗可自动降低运营成本并减少碳足迹。

Meet the Challenge



希科半导体国产碳化硅外延片正式投产

希科半导体（苏州）有限公司宣布碳化硅外延片投产。据悉，该产品通过了行业权威企业欧陆埃文思材料科技（上海）有限公司和宽禁带半导体电力电子器件国家重点实验室的双重检测，具备媲美国际大厂碳化硅外延片的品质，解决了国外产品的卡脖子问题，为我国碳化硅行业创下了一个新纪录。

希科半导体董事长兼总经理吕立平介绍，过去一年，公司购买的国产外延炉调试成功，完成了合格产品的生产，同时量测机台方面也在国内找到了相应的替代机型，填补了行业空白。目前公司已经实现了工艺设备、量测机台、关键原材料三位一体的国

产化，彻底解决了碳化硅外延片产品生产的难题，真正做到了碳化硅外延片生产的供应链不再受制于国外。

希科半导体成立于2021年8月，是一家致力于发展第三代半导体碳化硅材料的高科技公司。作为苏州纳米城引入的第三代半导体重要项目，其团队拥有多年的碳化硅外延晶片开发和量产制造经验，凭借业内最先进的工艺技术和最先进的测试表征设备，秉持质量第一诚信为本的理念为客户提供满足行业对低缺陷率和均匀性要求的6英寸n型和p型掺杂外延晶片材料。希科半导体是国内最早从事碳化硅技术研发和产业化的企业，拥有多项发明专利和实用新型专利。

泛林集团收购SEMSYSO以推进芯片封装

泛林集团近日宣布已从Gruenwald Equity和其他投资者手中收购全球湿法加工半导体设备供应商SEMSYSO GmbH。随着SEMSYSO的加入，泛林集团获得的先进封装能力是面向高性能计算、人工智能和其他数据密集型应用的前沿逻辑芯片和基于小芯片的理想解决方案。

对SEMSYSO的收购扩大了泛林集团的封装产品系列，特别是扩大了异构半导体解决方案产品组合，用于下一代基板和面板级先进封装工艺。

新的产品组合拥有创新的、针对小芯片间或小芯片和基板间异构集成的清洗和电镀能力，包括支持扇出型面板级封装这样的颠覆性工艺。在这种工艺中，芯片或小芯片是从几倍于传统硅晶圆尺寸的大型矩形基板片上

切割下来的。这种方法将助力芯片制造商显著提高良率并减少损耗。

泛林集团总裁兼首席执行官Tim Archer表示：“对SEMSYSO的战略收购，进一步推动了我们帮助芯片制造商应对新兴技术挑战的承诺，加强先进基板和封装工艺方面的能力。凭借创新的产品和封装领域的前沿研发，泛林集团有能力支持客户升级到未来基于小芯片的技术。”

通过收购SEMSYSO，泛林集团还获得了位于奥地利的先进技术研发中心。该研发中心专注于下一代基板和异构封装，使得泛林集团在欧洲拓展了其强大的开发能力，并在其全球网络中增加了第六个实验室。此外，此举还帮助泛林集团与芯片制造商和专注设计的客户建立和深化了合作关系。

搭载污染管理系统的连续过程分析

您能获得的附加价值

- 用于各种FOUP（开式晶圆传送盒）在线分析的大型工具组合
- APA是用于先进芯片制造的独特解决方案，可在有晶圆或无晶圆的生产环境中监测和跟踪FOUP中的AMC（空气分子污染物）
- APR系统是一个在等待时间内从晶圆和FOUP上去除AMC的解决方案
- 专门为半导体行业提供以客户为导向的协作解决方案

PFEIFFER  **VACUUM**

Your Success. Our Passion.

Pfeiffer Vacuum
(Shanghai) Co., Ltd.
普发真空技术（上海）有限公司
T +86 21 3393 3940
www.pfeiffer-vacuum.cn



官方微信

Manz亚智科技板级封装突破业界最大生产面积

活跃于全球并具有广泛技术组合的高科技设备制造商 Manz 集团，掌握全球半导体先进封装趋势，加速开发新一代专利垂直电镀生产设备，并无缝整合湿法化学工艺设备、自动化设备，以优异的设备制程经验以及机电整合能力，打造新一代板级封装中的细微铜重布线层 (RDL) 生产线，生产面积达业界最大基板尺寸 700mm × 700mm，创下板级封装生产效率的新里程碑！



Manz集团亚洲区总经理林峻生先生展示以Manz新一代板级封装RDL自动化生产线所试生产的产品。

板级封装是兼具大产能及成本优势的新技术，Manz 是板级封装 RDL 工艺的市场领跑者之一，从研发 515mm × 510mm 面板开始，再演进至 600mm × 600 mm，现在成功克服面板翘曲而打造 700mm × 700mm 的业界最大面板生产尺寸。目前，Manz 生产设备已出货全球知名半导体制造商，应用于车载与射频芯片的封装量产，展现了新技术的实力！

Manz 新一代板级封装 RDL 生产线不仅仅提升生产效率，同时也兼顾成本及产品性能。该生产线以大面积电镀制作精密的 RDL 层铜线路，克服电镀与图案化均匀度、分辨率与高度电气连接性的挑战，涵盖传统强项湿法化学工艺的洗净、显影、蚀刻、剥膜与关键电镀铜设备，同时实现全线的自动化生产。此外，Manz 还积极整合材料商、上下游设备商，为客户提供完整的 RDL 生产设备及工艺规划服务，从自动化、材料使用与环保多维度协助客户打造高效生产解决方案，并优化制程良率及降低制造成本。

创新无治具板级电镀系统，兼顾大面积与高均匀度

在大面积板级封装生产时，要达成高均匀线路重分布层的实践，电镀设备是关键。Manz 创新杯式垂直电镀系统设计，不需笨重密封的阴极治具，多分区阳极设计，能达成高均匀性电镀。

高精度自动化移栽系统，达成自动化生产

搭配无治具基板之高精度移栽与上下板技术，开发新移栽架构，取代机械手臂，以缩小系统占地面积。并结合真空吸盘设计，无损基板且避免断电掉板之生产问题。


板级封装技术 —— 车规级芯片中功率半导体、传感器及通信芯片最佳生产解决方案之一

全球芯片应用端在发生变化，消费性电子产品如智能手机、PC、NB 等供需紧张情形趋缓，取而代之的是 5G、物联网、车用电子对芯片的需求成为持续驱动芯片生产的主要动能。相关机构预测，到 2026 年时，车用芯片市场占有率及年增长率将双双提升。

中国电动汽车发展迅速，2021 年纯电车产量已占全球的 50%，但功率半导体、传感器及通信芯片等主要车用芯片的国产化率却不及 12%。要快速发展国内车规芯片，先进封装技术是一条可靠的技术路径。

众多先进封装技术之中，板级封装技术因具备大产能且更具成本优势，是目前高速成长功率、传感器、通信等车规级 / 芯片生产的最佳解决方案。未来，随着政策继续力挺半导体产业，电动车持续带动车规级芯片市场需求，车规级芯片国产化进程有望加速，将促进板级封装技术同步发展。

Manz 集团亚洲区总经理林峻生先生表示：“为了给予客户全方位的技术工艺与服务，迎接这一波板级封装的快速成长，我们在上下游制程工艺及设备的整合、材料使用，皆与供应链保持密切合作，藉由凝聚供应链共同目标，提供给客户更创新的板级封装制程工艺技术，为客户打造高效生产解决方案的同时优化制程良率及降低制造成本。我们提供以市场为导向的板级封装 RDL 一站式整体解决方案，打造共荣共赢的供应链生态。”



佳能发售i线半导体光刻机新品 推动3D封装发展

为了提高半导体芯片的性能，不仅在半导体制造的前道工艺中实现电路的微细化十分重要，在后道工艺的高密度封装也备受关注，而实现高密度的先进封装则对精细布线提出了更高要求。同时，近年来半导体光刻机得到广泛应用，这一背景下，半导体器件性能的提升，需要通过将多个半导体芯片紧密相连的 2.5D 技术及半导体芯片层叠的 3D 技术来实现。


本次发售的新产品能够将像差抑制至四分之一以下。新产品搭载全新的投射光学系统、采用照度均一性更佳的照明光学系统，以及 0.8 μm 的解像力和拼接曝光技术，能够在前一代产品 52 \times 68mm 大视场的基础上，实现向 100 \times 100mm 超大视场的提升。

2. 继承“FPA-5520iV”的基本性能

新产品同时也继承了半导体光



FPA-5520iV LF2 Option



3D Integration

通过半导体芯片层叠而
实现高性能的3D技术(示意图)



大型
パッケージ
将四个曝光shot拼接，
形成一个大型封装(4shot \times 4个)

佳能将于 2023 年 1 月发售面向后道工艺的半导体光刻机新产品——i 线 () 步进式光刻机“FPA-5520iV LF2 Option”。该产品通过 0.8 μm (微米) 的高解像力和拼接曝光技术，使 100 \times 100mm 的超大视场曝光成为可能，进一步推动 3D 封装技术的发展。

新产品是通过 0.8 μm 的高解像力和曝光失真较小的 4 个 shot 拼接曝光，使 100 \times 100mm 的超大视场曝光成为可能，从而实现 2.5D 和 3D 技术相结合的超大型高密度布线封装的量产。

1. 通过新投射光学系统以及照明光学系统的提升，能够达到 0.8 μm 的高解像力与拼接曝光，进而实现超大视场曝光

与以往机型“FPA-5520iV LF Option” (2021 年 4 月发售) 相比，

刻机“FPA-5520iV”的多项基本性能。例如新产品搭载了应对较大翘曲问题的基板搬运系统，可灵活应对目前应用于移动终端封装的主流技术 FOWLP 中存在的再构成基板出现较大翘曲的问题。新产品搭载了大视野 Alignment scope，针对芯片排列偏差较大的再构成基板，也可以测出 Alignment mark，从而提高生产效率。

新产品可适用于以芯片为单位进行定位并曝光的 Die by Die Alignment 技术。

在面向半导体芯片制造的前道工艺和后道工艺中，佳能在不断扩充搭载先进封装技术的半导体光刻机产品阵营，持续为半导体设备的技术创新做出贡献。

无锡众星微系统技术有限公司

公司简介：成立于2020年，公司核心技术团队自世界先进信息系统公司和IC设计企业汇聚而来，将对大数据、人工智能、物联网等领域的深刻理解，自顶向下灌注于核心芯片。公司专注于企业级IO扩展芯片、高速交换芯片技术研究与产品开发，提供大数据、人工智能、并行计算、信息安全、物联网等领域的IO扩展与高速交换芯片组和系统解决方案。

核心产品



SAS
HBA/RAID



SAS
Expander



PCIe
Switch

公司地址：无锡市新吴区菱湖大道111号无锡
软件园天鹅座C座6层

<https://www.starsmicrosystem.com>



MicroLED的检测挑战与应用普及

随着 MicroLED 显示技术的不断进步，其未来市场应用前景开始逐步实现。近日，KLA 显示事业部 亚太区市场经理蒋仕元 (Willy Chiang) 就 MicroLED 面临的测试挑战，以及对于 MicroLED 应用普及路线等问题与读者分享了其观点，可供参考。

SiSC: 相较于传统 LED 和 miniLED，对于 MicroLED 的检测有哪些不同？

Willy: MicroLED 显示器未来能否被市场广泛接受，主要挑战是技术的成熟度和成本；通过检测与修补来提升端到端的综合制程良率 (Combined Process Yield)，降低制程不良机率，以减少材料浪费，并搭配修补来提升整体良率。

与传统的 LED 与 MiniLED 制程相比，以下因素导致了检测方法的差异与挑战，晶粒大小与型式：由于 LED 晶粒大小与型式会影响之后巨量转移的方式，在晶粒制造过程必须挑选好晶粒 (KGD)，加上晶粒愈小愈有利降低成本，晶圆外延片与晶粒生产中所选择的制程设备与良率控管便成为关键。

驱动背板的设计：与传统显示器的像素与周边线路分

开设计不同，无边框背板的电路设计必须将像素与周边线路一起设计在显示区，光学检测与电性检测都必须因应施策。巨量转移的方法：在指定时间内要完成 10 亿颗左右 MicroLED 晶粒的位置偏移计算，对算法与计算机能力的提升都是一大挑战。

SiSC: 您认为目前限制 MicroLED 普及的原因有哪些？

Willy: 据 SID 2021 年报告显示，对平面显示器而言，价格一直是普及化的关键门槛。对照 LCD 花了 25 年的时间才从 \$30k/m² 降价到 \$100/m²，这也是对于 MicroLED 不可避免的挑战。虽然 MicroLED 在技术上展现许多的优点，但在量产 (HVM) 路途上还是充满整合的挑战，仍需要未来几年不断的完善。

此外，晶粒大小与巨量转移是两大影响显示器生产成本的主因；当前晶粒逐渐缩小到 <10μm 时，无尘室与机台洁净度设计、检测灵敏度便成为良率高低的的关键因素，但现有无尘室未必符合这些生产要素，这一生产条件须从新厂规划着手。目前巨量转移的生产速度与设备费用，其性价比尚未赶上主流 LCD 或 OLED 制程，以市面最快的巨量转移生产，大约每小时制作 1.5 台 4K 电视，这尚

MicroLED Display Manufacturing Methods by Segment

Micro displays	Wearable/Small-Med	TV/Signage
<ul style="list-style-type: none"> >1200 ppi 	<ul style="list-style-type: none"> 110-400 ppi 	<ul style="list-style-type: none"> >30 ppi
<ul style="list-style-type: none"> CMOS Si Wafer 	<ul style="list-style-type: none"> TFT array glass 	<ul style="list-style-type: none"> Tiles: TFT array glass/PCB
<ul style="list-style-type: none"> Monolithic LED transfer Direct growth 	<ul style="list-style-type: none"> Mass LED transfer 	<ul style="list-style-type: none"> Mass LED transfer
<ul style="list-style-type: none"> RGB/Blub LED with color conversion 	<ul style="list-style-type: none"> RGB/ Blue LED with color conversion 	<ul style="list-style-type: none"> RGB LED

未达到量产 (HVM) 目标, 何况良率折损还需额外修补, 提升巨量转移的速度与良率是当务之急。

SiSC: 未来, MicroLED 的应用范围将非常广泛, 如 AR/VR 设备、车用屏幕以及可穿戴设备等, 对于不同应用的 MicroLED, 检测技术是否都相同? 您认为 MicroLED 大约什么时候能普及应用?

Willy: 不同显示器所用的背板不同, 如硅基板 (CMOS Si Wafer)、薄膜阵列玻璃基板 (TFT array glass)、印刷电路板 (PCB), 分属不同的制造领域, 加上不同分辨率 (PPI), 这些因素都会影响检测技术。

MicroLED 普及应用的时程则取决于 B2B 或 B2C 的市场设定, 拼接电视在虚拟摄影棚和公共显示可以于 2022 年立即用于 B2B 市场, 部分高端用户也对模拟飞行与家庭电影有高度兴趣。MicroLED 手表有其显示优越性, 可在不同外在环境条件下使用, 可于 2024 年逐渐取代 OLED 手表, 但价格还是普及 B2C 市场的关键因素。至于车用显示器, 应当随着节能减碳议题发酵, 在 2025 年随电动车的市占率逐年提升, 也唯有 MicroLED 可以适用各种驾驶情境, 在强光下开车变得更安全。

SiSC: 目前, 针对 MicroLED 的检测面临的挑战有哪些? KLA 是否有具体的案例分享?

Willy: 以 4K 拼接电视为例。我们发现 MicroLED 用的背板往往具有相当长的比对间距, 且像素图案不具重复


性, 必须改变像素对像素比对 (pixel to pixel), 升级到芯片到芯片比对 (die to die) 的算法, 需高速计算能力 (HPC) 来进行完整的影像处理, 以满足更复杂背板设计所需要的缺陷检出灵敏度。

其次, 与过去的背板设计相比, KLA 发现 MicroLED 背板需要更多的晶体管与电容元件来做为补偿电路, 如此才能呈现高品质画面。为了达到 MicroLED 显示器的动态切换和像素均匀性要求, 这意味着背板电测需要完整测试电路的功能性, 判定显示像素亮度的均匀性, 并检出无效像素。

SiSC: 目前也有国内厂商可以提供 MiniLED/MicroLED 晶圆表面缺陷检测机台, 相对于国内厂商, KLA 的机台有哪些优势?

Willy: KLA 多年以来深耕半导体、平面显示与先进封装领域, 应用过去累积的经验来管理 MicroLED 所遇到的新挑战; 不管硅晶圆 (Si Wafer) 或薄膜玻璃基板领域, 过去都拥有许多量产经验, 在技术尚未统一的 MicroLED 应用, 公司各领域专家也适时提出解决方案, 协助客户及早进入量产 (HVM) 规划。

MicroLED 从外延片到终端显示器, KLA 拥有许多经市场验证的制程与制程监控解决方案, 可以满足独特又严苛的 MicroLED 生产流程所面临的各种新挑战, 同时协助客户达成高良率目标, KLA 秉持服务产业的精神, 与 MicroLED 客户充分合作, 共同开创未来的显示技术。◆



索尔维：不断创新， 提供最优材料解决方案



索尔维材料事业部
高级执行副总裁 Andrew Lau 先生


随着半导体制程持续发展，业界开始进入 5 纳米甚至 3 纳米时代，半导体制造应用材料也需要配合制程的发展，这对于材料供应商来说既是挑战，也是很好的机会。作为高性能聚合物材料研究、开发和制造领域的领先者，索尔维 (Solvay) 特种聚合物产品的设计致力于满足半导体制造工艺最具挑战的需求。近日，借参加德国 2022 K 展之机，索尔维材料事业部高级执行副总裁 Andrew Lau 先生，索尔维半导体技术开发工程师 Elsa Xu，就索尔维在半导体及电子电气领域的发展，以及从材料角度如何满足半导体行业发展需求，与《半导体芯科技》进行了深入交流。

从材料供应到提供整体解决方案

索尔维的高性能聚合物产品是半导体晶圆制造（制程前端）以及组装、封装和测试（制程后端）的必要材料，广泛应用于制程耗材、机台设备（部件材料）、工厂和工艺系统的关键部件等方面。

“索尔维有很多不同的材料产品。但是我们不仅仅是供给材料，而是提供给客户一个整体解决方案。” Andrew Lau 表示，“一般的材料供应商是通过 Tier1 将产品供给终端客户。不同于一般的材料供应商，我们跟终端客户，比如说半导体生产工厂 Fab，包括全球最大的三个 Fab 厂商，还有 OEM 厂商，都有很多直接沟通。只有这样我们才能了解到他们的痛点在哪里，并了解他们在半导体应用上的长期需求在哪里。在清楚了解客户需求之后，我们会通过与客户共同合作研发来解决问题。所以准确来说，我们索尔维不只是供给他们材料，而是针对客户的需求提供一个完整的解决方案。并且我们有很多不同的解决方案可根据客户的具体需求来进行定制。”

Elsa 进一步解释道：通过跟芯片制造晶圆厂各个工艺模块工程师紧密沟通。我们可以第一时间了解到芯片先进制造工艺面临的挑战和新的诉求。



针对不同客户的特殊需求，我们会给客户制定一个全新的材料解决方案。从新材料的研发到终端客户应用，我们都会密切跟进，帮助客户打通中间环节的技术难点，最后提供完整的技术方案。客户非常认可我们产品的品质以及索尔维的专业服务。

Elsa 以 CMP 应用举例：我们知道化学机械研磨（CMP）这一工艺是利用化学和机械协同作用来实现晶圆的平坦化。作为芯片制造中关键的工艺之一，随着摩尔定律的推进，关键尺寸 (CD) 不断缩小，对 CMP 工艺的平整度要求，以及均匀性要求会越来越高；另外，对于缺陷控制例如颗粒污染、划伤或者腐蚀的要求也会越来越严格；除此之外，由于先进工艺制程本身的发展会采用一些新的材料，以及不同的图案密度会带来一些局部负荷。以上所有这些因素都会对 CMP 工艺的开发和精密控制带来巨大的挑战。因此，整个 CMP 制程，包括对 CMP 研磨机台以及所需要的相应耗材，都有新的更高的要求。面对这些挑战，索尔维会以创新材料来协助促进 CMP 工艺向前发展，满足材料的性能要求。

索尔维会为 CMP 机台的内部结构部件，或者研磨液的运输系统，保持环，以及抛光垫、研磨液，提供一些卓越的特性，比如优异的纯度、耐化性，或者机械性能，等等。

举例来说，CMP 机台的内部结构件，需要强大的力学性能、抗沾污以及耐化性能。索尔维的 Solef[®] PVDF 和 Halar[®] ECTFE 这些产品，可以在 CMP 的工艺环境当中保持长久良好的结构稳定性和机械性能。CMP 的保持环需要优异的尺寸稳定性、耐磨，以及抗疲劳，还有低粒子

/ 颗粒污染特性。索尔维的 KetaSpire[®] PEEK，或者 AvaSpire[®] PAEK，或者 Torlon[®] PAI 系列产品，能够在保证整个晶圆边缘的研磨速率和均匀性的同时，有效降低它的缺陷，延长使用寿命，可以作为保持环的理想材料。

“不管是先进制造节点越来越小，还是先进封装技术不断发展，对于材

先进的倾斜和 旋转点胶

该技术通过在组装件的周围侧面精确点胶，能减少沾粘区域，改善底部填充的毛细管流动。



SMTC 2022 VA 创新奖得主。

用于半导体封装的
印刷、点胶、回流焊、
清洗和热处理设备

请访问我们在 APEX 世博会美国圣地亚哥，
1月 24-26 日, 1106 展位

TW | EAE

Electronic Assembly Equipment

料的挑战都是因为使用环境变化的影响。比如说很多制程，现在已经不是纯粹的高温或者低温，可能整个材料需要跨越的温度范围特别宽，就需要材料的耐高低温性能特别好。还有一些先进制程，例如蚀刻工艺，等离子体的强度，射频功率会越来越高，因此需要材料耐等离子体的性能也越来越好。再有就是对于力学性能，对材料的纯净度的要求也是越来越高。整体来说，材料的纯净度、耐高低温、耐等离子体，以及力学性能，这些要求都是在逐步升级。” Elsa 总结说，“总的来说，随着芯片先进制造工艺的发展，对于客户面临的新的技术难点和痛点，通过跟终端客户直接接触合作，索尔维一直走在前沿，通过不断创新来为客户提供最优的材料解决方案。”

看好半导体未来，重视在中国发展

索尔维集团对于半导体领域非常重视，特别看好未来半导体应用，对于中国半导体发展也充满信心。因此，索尔维投入了非常大的力量来发展这一块，包括人才、资源和投资。索尔维在江苏常熟建立生产工厂，作为其在国内最主要的生产基地，并在上海设立了研发中心，支持中国半导体客户的需求。

“索尔维在全球很多地方设有研发中心，比如在日本、韩国、意大利和美国都有，中国市场近年在高速发展，我们要跟上客户的发展，所以在上海也建立了研发中心。上海研发中心是我们的产品应用开发实验室，有很多工程师专门做半导体应用开发，跟我们的客户配合开发不同的解决方案。” Andrew Lau 说。

索尔维致力于为终端客户服务，几乎全世界每一个半导体工厂都有用索尔维的材料和解决方案。索尔维是全球最大的 PVDF 供应商之一，索尔维常熟生产基地 PVDF 的发展是非常快的，已经达到了非常高的产能，聚焦在电子电气领域的应用。Andrew Lau 表示：“长远来说，常熟生产基地是全球化的，我们也会根据市场的需要，进一步扩大在常熟的产能，以满足国内外的增长需求。”

Andrew Lau 强调：“过去几年，半导体领域发展很快，长期来看，这个领域的发展趋势也将会是高速的，我们对半导体长远发展非常有信心。从前半导体主要应用在电脑、手机和家电中，现在几乎每一个行业都会用到半导体技术，并且用量不断增加。所以索尔维非常看好半导体领域，我们在这一块进行了很大的投入，希望在这个领域跟我们的客户，以及我们的合作伙伴共同成长。”

汉高：一站式服务满足日益复杂的行业需求




汉高粘合剂技术
电子事业部亚太地区
技术负责人倪克钊博士

半导体技术是现代科技的基础，半导体芯片广泛应用于通信、电子、国防、医疗及商业等各个领域。伴随着半导体技术的快速发展，在半导体芯片封装、组装和电子产品生产中不可或缺的粘合剂材料也在不断创新。作为全球领先的粘合剂、密封剂和功能涂层解决方案提供商，汉高粘合剂凭借其 140 多年的历史积累和对于核心技术的专注，始终与半导体发展保持同步，通过前沿材料研发，致力于满足日益复杂的行业需求。

近日，汉高粘合剂技术电子事业部亚太地区技术负责人倪克钊博士接受《半导体芯科技》采访，就半导体与电子科技发展对于粘合剂技术带来的挑战，以及行业未来发展趋势等方面与读者分享其观点。

为先进封装提供全方位解决方案

半导体芯片发展迅速，当摩尔定律越来越接近极限，系统级封装逐渐成为首选的应用解决方案。倪博士表示，与系统级芯片相比，系统级封装在产量、产能、成本以及上市时间各方面都有很多的优越性，因此采用先进封装技术的异构集成 (HI) 是更具吸引力的集成解决方案。汉高根据客户各种先进封装的不同形式，开发了各种定制化的解决方案，包含预涂底填、后涂底填、晶圆级包封材料，以及盖板和强化件的粘合剂，能够为客户实现异构集成先



半导体先进封装解决方案

进封装的各种设计提供强有力的支持。

先进封装、异构集成的发展，对于封装材料的可靠性提出更高的要求。针对异质集成的底填技术，由于异构封装的半导体芯片尺寸较大，制造商要求材料保证足够的可靠性和高流速，但这两个性能从材料角度而言很难兼得。然而，汉高开发了既具有高可靠性，又有高流速的材料，其流速可以比之前的解决方案提高 30% 以上，大大提高了客户的生产效率。另外，汉高预涂底填材料是针对小尺寸、高密度、薄芯片，以及更大尺寸的储存计算量，该材料与客户工艺进行完美的配合，其工艺参数跟材料的固化速度非常匹配，完全满足客户工艺的需求。


针对半导体市场，倪博士认为其中有两个显著的发展趋势。第一是对集成度的要求越来越高，随着摩尔定律迭代速度放缓，先进封装工艺的重要性日益凸显，因此异构集成正成为主流。在后摩尔定律时期，系统级封装会成为主流的半导体封装解决方案。第二，随着半导体芯片的功率密度越来越高，对可靠性的要求也越来越高。宽禁带半导体以更高的功率密度和可靠性、更高结温、更低杂感，而被市场广泛认可，并预计会强劲增长，由此也产生对于具有更高导热率的粘接材料的需要。倪博士表示，针对于这种高功率密度的宽禁带半导体的应用，汉高也开发了高导热的芯片粘接材料，其中包含导热系数大于 100 瓦的高导热无压烧结芯片的胶水系列，能够满足客户在各种不同应用场景的需求。

覆盖整个产业链的完整产品组合和一站式服务

汉高拥有非常广泛的产品组合，不仅为各种半导体封装提供定制化方案，在电子产品制造、电路板组装、电子模组组装各环节也提供相应产品。汉高的主要产品范围可分为三类，第一类是半导体封装，包括先进封装和传统封装粘芯片的胶水；第二类是底填和包封相关产品，包含一些导电、导热产品；第三类是电子模组组装，包括结构粘接、导电等材料。另外，汉高在摄像头模组、天线模组等

电子产品零部件中也提供多种产品。倪博士自豪表示：“汉高电子材料覆盖整个产业链完整且多样的产品线，我们能够为客户提供一站式的解决方案。”

汉高粘合剂业务通过长期的发展，不仅技术积累深厚，而且全球创新网络不断拓展，可以为客户提供灵活高效的定制研发，满足他们实现新的设计和生产方面的需求。汉高可以针对不同的应用需求为客户提供特定的解决方案，包含不同种类、固化方式、性能和作用的胶水。倪博士举例，现在消费者喜欢使用 TWS 无线耳机，这种耳机里有 20 多个应用点需要用到胶水，汉高的解决方案可以满足一种产品种的不同应用场景。



芯片粘胶膜


汉高拥有强大的研发和应用开发团队，拥有非常深入的应用知识，根据行业技术发展趋势和客户独特的设计需求，提供量身定制的解决方案。例如在 5G 时代，手机内的天线数量大幅增多，但产品体积并未增大，这对天线设计的集成度提出更高要求，同时要平衡生产效率与成本。汉高与客户联合开发了 PDS 导电油墨技术，即可印刷天线，最大程度地节约客户的设计空间。同时，汉高还与客户共同开发相应的设备和工艺制程，从而优化生产流程，提高生产效率。

贴近客户，追求可持续发展

汉高十分重视本土化战略，不仅在中国设立研发技术中心，还建有多个生产基地。2021 年，汉高投资约 5 亿元人民币对上海设计中心进行大幅度升级，将之打造为创新灵感中心。2022 年，汉高电子事业部华南应用技术中心在广东东莞正式成立，这是其在中国最新的创新基地。倪博士表示：“电子行业创新速度很快，因此我们希望能够更接近客户，帮助客户进行更多合作开发，实现更快的创新。目前，很多客户利用华南应用技术中心进行应用测试，与汉高的专家一起开发新的项目，有利于更快地把一


些新的解决方案推向市场。”汉高粘合剂在中国的生产基地分布广泛，在上海外高桥、山东烟台、珠海金湾区都建立主要产品线的生产工厂，此外，还在上海金山区建立了其在全球最大的胶水生产基地——汉高龙工厂。

汉高将可持续发展作为战略支柱之一，主要从三个方面推动可持续发展的实现。第一是开发可再生碳基材料的粘剂，即生物基材料。汉高结构粘合剂 LOCTITE HHD 3544F 和 3546F，现在已经成功应用在移动设备和可穿戴设备当中，并计划在 2030 年大面积使用可再生碳基材料覆盖产品线。第二是循环经济，即实现材料的可回收利用。汉高根据需要开发一些可以脱粘的胶水，能够回收利用一部分原材料，已在底填和结构粘连方面有成功案例，如电路板底部填充 LOCTITE ECCOBOND UF 3811/3812，结构粘合剂 LOCTITE HHD 3547BK/3607BK 等。第三是关注可持续性主题下的健康和安，提供更加健康安全的胶水。汉高持续减少胶水当中的 VOC 含量和挥发酚含量，也在配方中避免使用一些潜在的有害物质或潜在对人体健康产生不利影响的化学物质。



新世代导电芯片粘胶膜

根据 Statista 的数据，尽管受到疫情的影响，2022 年全球消费电子市场规模仍然接近 10,000 亿美元，预计在 2023 年会稳步增长，突破达到 11,000 亿左右美元的市场规模。电子行业是非常典型的技术驱动型行业。每一项技术的创新不仅重塑这个行业的格局，也带来了新兴的行业需求。倪博士强调，智能化和数字化是行业发展趋势，汉高希望能够参与中国半导体行业的发展，无论是新的应用，还是新的封装形式，汉高希望利用汉高在半导体行业的全球专业知识和成功案例，助力中国客户开发更多的应用，比如储存芯片、汽车、5G 等。◆（半导体芯科技 赵雪芹）



Brewer Science 新型键合和介电材料为5G, IoT设备提供封装解决方案

半导体IC封装技术包括利用3D集成来提高芯片密度，最大限度地提高性能并降低功耗。创新材料和工艺开发与制造领域的全球技术领导者Brewer Science最近推出了其最新的封装解决方案，利用永久键合材料和光成像电介质制造尖端半导体以及5G和物联网微电子设备。

将两个元件永久键合在一起应用于先进封装的许多领域，可以为三维集成电路（3D IC）的制造提供z轴方向集成。这种永久键合技术包括：直接/熔合粘接、阳极粘接、焊接和热压粘接。虽然熔接仍然是当今半导体行业中最常用的永久键合技术，但粘合剂键合的趋势正在快速增长。

粘合剂键合，即使用聚合物材料作为中间层将一个表面连接到另一个表面的粘接，具有显著的优势，包括：1) 提高设计灵活性；2) 良好的表面平坦化和对表面形貌的适应性；3) 较低的粘合温度，可以保护敏感部件；4) 更好的颗粒耐受性。凭借所有这些优点，粘合剂键合最近在

微机电系统（MEMS）封装和异构集成方面受到广泛关注，以将逻辑芯片、存储芯片和图像传感器等单个IC组件组装成高密度、超薄集成封装。人工智能（AI）、数据中心、5G和高端移动产品等高性能计算应用需要此类模块。

Brewer Science此前在“欧洲3D和系统峰会”（European 3D & Systems Summit）上推出了其首款永久键合粘合剂PermaSOL®系列材料。PermaSOL材料旨在通过提供具有良好热稳定性和低吸湿性的可靠粘合来满足芯片级和晶圆级封装要求。Brewer Science现在正在推出其下一代永久键合材料（permanent bonding material, PBM），具有出色的热稳定性和高达350℃的改进热预算。这些材

作者：Baron Huang, Mei Dong, Ziwei Liu, BREWER SCIENCE公司高热预算永久键合材料部门




图1: 在室温下键合后(左)、在300°C下热测试1小时后(中)、在350°C下热测试1小时后(右)的下一代PBM的C-SAM图像。

料进一步提供低压、低介电常数、高耐化学性和长保质期的室温粘合。

与广泛使用的键合粘合剂苯并环丁烯相比, Brewer Science 下一代 PBM 具有更低的固化温度、更小的拉伸强度和模量, 以及更大的 CTE。这些特性使 Brewer Science 的 PBM 材料成为一种“超低应力树脂”, 具有低翘曲的优点, 为柔性基材上的应用带来了广阔的机会。

下一代 PBM 具有良好的热稳定性, 在氮气气氛中的分解温度高于 470°C。由于材料的固有柔韧性和流动性, 可以在 25°C、2 kN 下 2 分钟实现键合。

图 1 显示了由 SONIX 扫描声学显微镜表征的下一代

PBM 的键合质量, 展示了无空隙的粘合线。粘合后, 粘合剂材料通过热固化过程固化。该材料在 160°C 时开始固化。在 250°C 固化 3 分钟, 或 220°C 固化 30 分钟时, 固化率超过 90%。还对固化材料进行了高温 (300°C 和 350°C) 热测试, 以进一步研究其热稳定性。图 1 中的 C-SAM 图像显示, 下一代 PBM 具有良好的热预算: 在 300°C 和 350°C 热处理一小时后无缺陷且收缩率低。

低损耗光成像电介质

随着对高速数据连接需求的爆炸式增长, 5G 移动网络的新频谱正在全球迅速部署。自 2019 年以来, 服务提




图2: (a) 硅基底上的低损耗PID材料的SEM/FIB图像; (b) 钛/铜 (Ti/Cu) 基底上的低损耗PID材料的SEM/FIB图像。




图3: 交叉阴影带剥离测试表明, 低损耗PID材料对各种基材具有良好的附着力, 包括硅、玻璃、铝和钛/铜表面。

厂商发起了一场争夺 5G 市场的竞赛——换句话说: 宽带蜂窝网络的第五代技术标准。许多网络运营商随后报告说, 他们意识到了 5G 的迷人功能, 包括卓越的速度和低延迟, 这迅速扩大了用例的数量, 并进一步推动了对数据和性能的需求。

在这个 5G 时代, 对新材料和新封装架构的需求不断增长, 以确保高带宽毫米波 (mmWave) 射频传输的低信号损耗。此外, 还需要可靠的测量, 特别是在晶圆级封装、3D 集成、TSV 填充和应力缓冲应用中。5G 频谱使用更高的频率, 这可能导致更大的信号丢失风险。

具有低损耗的光成像电介质 (Photo-imageable dielectric, PID) 现在备受关注, 特别是对于高速和高频应用。各种聚合物介电材料已被评估为用于封装高速和射频器件的 PID, 包括聚苯并恶唑、聚酰亚胺、聚硅氧烷和环氧/苯酚。然而, 它们中的大多数显示出大于 3 的介电常数, 耗散因数约为 0.02, 这对于频率在 6 GHz 以下频段的现有应用来说可能很好, 但无法满足 5G 毫米波通信在 60 GHz 或更高频率下出现的要求和未来挑战。

在此, Brewer Science 开发了一种新型低损耗 PID 材料, 以满足对 5G 毫米波和物联网应用日益增长的需求。Brewer Science 低损耗 PID 材料的介电常数 (Dk) 在 10 GHz 和 108 GHz 时测量为 2.6, 而 10 GHz 时的耗散因数 (Df) 为 0.0016, 在 108 GHz 时为 0.0041。此外, 低损耗

PID 材料可以在低紫外线暴露剂量 (约 300 mJ/cm^2) 下进行图案化; 它提供了良好的线条 / 空间分辨率, 纵横比约为 1:1; 图案化的线 / 空间、沟槽和通孔特征如图 2 所示。在低损耗 PID 材料的 SEM/FIB 图像中也观察到接近 90 度的陡峭侧壁角, 没有立足点 / 圆角。

除了需要低介电常数和损耗角正切外, 对光成像电介质的其他要求包括强附着力、良好的热稳定性和可靠性, 以及低吸湿性、高伸长率、低收缩率和高光敏性。通过交叉影线胶带剥离测试检查了 Brewer Science 低损耗 PID 材料的粘合质量。

图 3 显示了低损耗 PID 材料对各种基材具有良好的附着力 (4B), 包括硅、玻璃和铝, 以及钛和铜表面。表 1 总结了低损耗 PID 材料的其他性能, 表明该材料可以满足甚至超过高速和射频器件封装的广泛应用要求。

总结

本文介绍了 Brewer Science 公司新开发的永久键合材料 (PBM) 和低损耗光成像电介质 (PID)。其一般材料特性总结于表 1 中。这些材料具有许多优点, 包括出色的热稳定性、低粘合温度和压力, 低 Dk 和低 Df, 以及对各种基材的强附着力。这许多有益的品质使其成为有吸引力的候选者, 以满足对 5G 和物联网设备封装不断增长的需求, 其中可靠性、效率和性能对成功至关重要。◆

表1. Brewer Science下一代PBM和低损耗PID材料的特性

Material	Electrical properties		Mechanical properties			Thermal properties			
	Dk (10 GHz)	Df (10 GHz)	Tensile strength (MPa)	Elongation (%)	Modulus (GPa)	CTE (ppm/°C)	Tg (°C)	Td (°C)	Curing temp (°C)
PBM	2.6	0.0056	28.7	90.9	0.71	113	35.7	470	150
Low-loss PID	2.6	0.0016	12.4	112	0.17	157	85	350	180

使用AFM进行光罩修复的新技术

Park Systems Application Technology Center

介绍

光罩是半导体器件制造中用于晶圆纳米图案化光刻过程中的关键部件。光罩选择性地透射或反射光以在目标衬底中产生图案。光罩上的缺陷可能是由吸收层绘制图案时引起的或在光罩处理过程中添加的，这可能会降低晶圆的质量，并导致实际元件出现功能缺陷。为了去除这些缺陷，通常会使用各种修复方法，包括电子束、离子、激光和纳米加工。

原子力显微镜 (AFM) 使用几纳米或几十纳米的探针针尖对表面进行成像。AFM 广泛应用于半导体工业以及材料、化学、电气、电子和生物工业。在半导体领域，AFM 的高精度和准确性对于计量和故障分析应用越来越重要。在此，工艺的不断小型化增加了对 AFM 的需求，以发挥缺陷去除工具的作用。基于这一趋势，AFM 的相同表面非破坏性高精度成像功能正在投入到光罩修复应用中。在此应用中，用于对样品表面成像的 AFM 针尖现在用于选择性地去除光罩上的缺陷。此过程会将光罩恢复到其原始功能。帕克通过推出 NX-Mask 自动化 AFM 引领了这一技术发展。本文介绍回顾了使用帕克 NX-Mask 修复光罩的概念，并提供了不同应用的示例。

帕克NX-Mask

NX-Mask 是为光罩修复而开发的自动化 AFM (图 1)。NX-Mask 使用 AFM 针尖去除样品表面的非破坏性



图1: 帕克NX-Mask。

缺陷。由于 NX-Mask 是一种自动化 AFM，因此光罩修复能够以纳米级精度去除缺陷。此外，它还可以测量亚纳米级的样品表面特征，例如测量表面粗糙度和图案尺寸，因此，除了光罩修复之外，它可以以各种方式用于研究样品。

光罩修复过程

对于光罩修复，NX-Mask 使用单晶金刚石探针，可高效去除缺陷并保持很长的探针寿命。光罩修复过程包括 1) 全扫描 (调查扫描)，2) 修复 (缺陷去除)，3) 修复后成像 (图 2)。全扫描以纳米级精度确定目标缺陷的

确切位置和大小。在确定缺陷位置后，NX-Mask 使用原子力显微镜针尖去除缺陷。最后，修复后的图像会验证缺陷去除过程的有效性。通过 AFM 成像结果，可以实时检查每个过程，并且可以通过将全扫描与修复后的成像进行比较来确认缺陷的去除效果。

帕克NX-Mask的光罩修复实例

在 NX-Mask 上的光罩修复中，根据基底材料和缺陷性质分为两类：1) 软缺陷和 2) 硬缺陷。这两种类型使用上述相同的基本光罩修复顺序，但在基于缺陷类型优化结果时略有不同。图 3 中显示的第一个示例是光罩




图2: NX-Mask对光罩的修复过程。




图3: 光罩上的软缺陷修复。

图案上的软缺陷修复。左边的第一张图片显示了全扫描结果，图案中的缺陷清晰可见。在缺陷去除步骤之后，修复后的图像确认缺陷已成功去除，如右侧第二张图片所示。此外，利用AFM的非破坏性，可以通过全扫描和修复后成像的比较来确认光罩图案是否保持完整，这表明只有缺陷被选择性地去除而没有对光罩表面造成任何损坏。

在软缺陷修复的另一个示例中，从光罩图案中移除了大约 200 nm 高的缺陷（图 4）。通过全扫描步骤识别缺陷，并通过修复步骤有选择地划动。在图 4 的修复图像中，可以看到缺陷的残留物仍然留在图案的底部。然而，部分崩解使得在额外的修复过程中更容易去除，如图 4 中的修复后成像所示。在这里，通过重复修复过程完全去除了图案中的所有缺陷。

图 5 显示了硬缺陷修复的结果，即去除光罩自身的材料。光罩修复过程遵循与软缺陷情况类似的过程，除了在这种情况下，通过使用 AFM 针尖逐步刮擦缺陷部位来去除缺陷，同时保留光罩图案。




图4: 光罩上的软缺陷修复。在这里，需要重复缺陷去除步骤来消除缺陷。




图5: 光罩上的硬缺陷修复。

结论

本文说明演示了帕克 NX-mask 设备在软缺陷和硬缺陷去除的光罩修复能力。在由全扫描 / 修复 / 修复后成像组成的逐步过程中，在光罩表面上准确地识别缺陷，随后选择性地去除 / 移动缺陷，而不会损坏光罩，正如最终修复后成像所确认的那样。原子力显微镜在半导体行业的使用不仅仅是简单地测量样品表面，而是以多种方式使用。帕克 NX-Mask 的光罩修复方法指向 AFM 的另一个多功能应用，可以跟上半导体行业对光刻技术日益具有挑战性的需求。◆

最具挑战性的光罩缺陷修复



Park NX-Mask

Park NX-Mask是一款用于修复高端EUV光罩的创新型机台。Park NX-Mask 采用最新的原子力显微镜技术,配有新一代的光罩修复系统,用于解决随着器件尺寸缩小和光罩复杂性增加带来的新式挑战。从自动缺陷检测到缺陷修复再到修复验证的一站式解决方案为您提供了前所未有的修复效率,让您的研究工作事半功倍。

- 无任何类型的缺陷损坏和修复风险
- 兼容双EUV光罩盒
- 用于定位缺陷和修复后验证的多效合一型解决方案

parksystems.cn/nx-mask | 400-878-6829




观看视频

Park
SYSTEMS

帕克
原子力显微镜

创新粘合工艺： 流动中激活

“流动中激活”是DELO公司新开发的一项创新粘合工艺，其中胶粘剂的点胶和光预激活步骤是同时进行的。这两个工艺步骤的结合，大大拓宽了产品和工艺设计的可能性。此外，该技术取代了能耗高且费时的固化过程，降低了生产成本，并减少了CO₂排放。



粘合剂的应用广泛，从芯片封装到摄像头模组的生产，无论是智能手机、笔记本电脑还是汽车，粘合剂存在于每一种技术应用中。它们推动了技术的进步和小型化生产，令设备的性能更强大或体积更小。

粘合剂必须满足各类繁复的要求，除了机械性能和粘合剂特性，还需特别关注工艺问题。这里强调的主要是固化机理及固化速度、投资、生产成本，以及热输入等方面。在选固化类型时，粘附体的几何形状和材料也起着决定性的作用。

基本固化方式：室温固化、热固化和光固化

工业加工中常使用不同的方法来固化粘合剂。最重要的三种固化方式

分别是室温固化（如双组分粘合剂）、（紫外线）光固化和热固化。此外，还有合并两种固化方式的双固化粘合剂。例如光 / 热固化和光 / 湿汽固化。双固化拓宽了工艺的应用范围。

双组分粘合剂常应用在胶量大，以及接合面积较大的结构粘接中。通过混合树脂和硬化剂来触发固化反应。常用在大规模系统中。这些系统中常要求进行复杂的工程设计和使用昂贵的部件。

热固化粘合剂具备优异的耐受性和极高的粘接强度。与双组分粘合剂类似的是，它们也能够可靠地粘接或封装嵌套的几何形状或不透光的元器件。然而热固化生产总是占用空间且能耗高，因为元器件必须在烘箱里固化。

如果需实现快速加工，且精度最大化，那么常使用光固化产品。对于温度敏感型元器件来说，光固化也是

合适的选择。而且，它是固化最快同时也是最环保的方法。照射之后粘合剂在几秒钟内便完全固化，不过必须有至少一个粘附体是透明的。对不透光的元器件，使用光固化的一种方式称为预激活。在这种情况下，粘附体都可以不透光，粘合剂也能固化。这是因为使用的所有粘合剂在点胶之后，在基材接合之前，整个体积都直接经过光照了。DELO 开发的新工艺也基于预激活技术。

流动中激活 —— 高科技粘合剂的创新工艺技术

“流动中激活”是一个节约资源且高效率的工艺，可替代工业中使用的各种粘合方案。这项技术可以像双组分或双重固化过程一样轻松取代热固化工艺，同时降低生产成本和二氧化碳排放。

该技术的特殊之处在于它结合了两道工艺步骤，与以前的工艺相比，粘合剂在更早的阶段就被光照了。于是，胶粘剂第一次在点胶的同时被光激活。点胶过程中的光照会自动激活整个体积的粘合剂，并触发反应。这




图1：“流动中激活”的工艺步骤。

1 点胶和照射在一步完成 2 接合
3 可选：紫外线预固定 4 在室温下完成最终固化

DELO KATIOBOND FA

	坚硬	中等	柔韧
杨氏模量	>10,000 MPa	1,000–8,000 MPa	<25 MPa
拉伸强度	>40 MPa	20–40 MPa	<20 MPa
断裂伸长率	<10%	5–20%	>100%
粘度[10/s]	~8,000 mPa.s	~700 mPa.s	~7,000 mPa.s
特征	<ul style="list-style-type: none"> 耐介质 良好的流动性 耐高温 热膨胀系数低 	<ul style="list-style-type: none"> 耐介质 良好的流动性 	<ul style="list-style-type: none"> 耐介质 良好的流动性

图2: 专为“流动中激活”研发的各种 DELO KATIOBOND FA 粘合剂的特性。

使得粘合剂进入一种特殊的状态，所谓的“光照预活化时间”由此开始。在这段“光照预活化时间”之内，粘合剂具有良好的流动性和足够的可润湿性，能够可靠地接合或封装基材。

因此，在工艺设计中，必须根据相应的应用考虑“光照预活化时间”。粘合剂的流速和用量也起着重要作用。两者都可以在很宽的范围内进行具体且灵活的调整。这是有可能的，因为可通过设置光强和灯头数量，来作用于点胶量和点胶速度。2 毫升 / 分钟 的点胶速率与 16 毫升 / 分钟 的点胶速率同样容易实现。最小应用点胶量约为 10 毫克。凭借其众多的调整选项，“流动中激活”可广泛用于各类应用中。工艺参数只需在开始时定义一次。

另一个特点是可选择的光预固定步骤。它可以在元件接合之后对暴露的粘合剂区域再次进行光照，以立刻达到初始强度。这是一项决定性的优势，特别是针对下游生产链的快速处理，因为这些元器件可以立即进入后续加工。（非预固定的）粘合剂在室温下固化，不需要更多的步骤。

用特殊的粘合剂，实现在流动中激活

DELO 为“流动中激活”而开发的专利粘合剂，是含有两种不同引

发剂的单组分阳离子环氧树脂。正是凭借这种双引发剂系统，才有可能实现“流动中激活”和可选的光预固定工艺。双引发剂机制的显著特点是：采用不同的波长照射之后，粘合剂的固化速度可变得更慢或更快。具体来说，这意味着在点胶过程中，胶粘剂在 400 纳米或 460 纳米波长下被光照，从而启动固化反应。胶粘剂随后逐渐固化，直到最终强度。在接合以后，在 365 纳米的波长下对暴露的粘合剂区域进行额外的照射，能激活第二种引

发剂。这道可选的工序可以让粘合剂立即获得初始强度。

这些双引发剂粘合剂具有不同的机械特性（图 2），在固化状态下具有极高的耐介质和耐高温性。

使用专用设备，实现在流动中激活

“流动中激活”设备由两个主要的子单元组成，一个用于点胶，一个用于光照。

它采用容积式点胶，粘合剂从（胶管或散装容器形式的）储液器中输出。容积式点胶设备确保在点胶和光照过程中，胶量维持恒定，并保持在规定的速率。

曝光单元由一个透明的标准混胶管组成。在点胶过程中，混胶管确保单组分粘合剂受到均匀的照射。可根据点胶任务来选择与混胶管相连的点胶针头。

四个 DELOLUX 503 灯头（400 纳米，460 纳米）安装在混胶管旁边，




图3: DELO-ACTIVIS 600 的结构。该设备由点胶单元和照射单元组成，可实现“流动中激活”过程。

交汇处安装有视窗作为屏蔽。这些灯可以单独控制，而且能够以高精度调节光强。

这类设备可以作为独立单元使用，也可集成到现有的生产系统中。



图4：“流动中激活”特别适用于封装传感器或电气连接器引脚。

应用范围广

“流动中激活”是一种创新的工艺技术，应用范围很广。受益于该工艺的应用领域包括传感器封装或连接器引脚密封。双引发剂粘合剂也专为此开发。

点胶过程中的预激活工艺，在粘合剂流入复杂的几何形状时，即便是在凹陷或阴影区域，也能不需要任何额外工艺步骤就完成固化。这使得“流动中激活”很适合取代能源密集型的热固化过程。使用专门的粘合剂，以一种“温和”的、低应力的方式粘合

温度敏感型元件，而无需热输入。

可选的光预固定工艺使该方法特别适用于需要快速处理和在线检查的生产过程，因为粘合的部件可以在几秒钟后倾斜或装配，且不会有松动的风险。在封装过程中，经过光预固定的粘合剂在上层可以形成一道保护性的封盖层。这可以防止下面仍处在液体状态的粘合剂外漏，得以让元件继续加工。

此外，这种新颖的方法有利于创新的产品设计方案，比如设计元件的

几何形状。这类粘合剂可作为封装以及替代组件外壳的材料。工艺技术的提升，开辟出全新的应用空间，生产出具有定制特性的元器件，这反过来又为创新打开了大门。

特别是从环境和经济的角度来看，“流动中激活”展现了极具吸引力的机遇。与带有烘箱的大规模生产线相比，光固化的方式最大限度地减少了CO₂排放，并显著降低了工艺成本。因此，DELO在通往“气候中和”的未来道路上提供了进一步的机遇。◆

SEMI预计到2024年全球半导体行业新工厂投资将超过5000亿美元


SEMI在其最新的季度《世界晶圆厂预测报告》(World Fab Forecast)中宣布，预计全球半导体行业将在2021至2023年间开始建设的84座大规模芯片制造工厂中投资5000多亿美元，其中包括汽车和高性能计算在内的细分市场将推动支出增长。增长预期包括2022年开始建设的33家新工厂和预计2023年将新增的28家工厂。

SEMI总裁兼首席执行官Ajit Manocha表示：“《世界晶圆厂预测报告》的最新更新反映了半导体对世界各国和众多行业的战略重要性日益增加。报告强调了政府激励措施在扩大产能和加强供应链方面的重大影响。鉴于该行业的长期前景看好，半导体制造业投资的增加对于为多种新兴应用驱动的长期增长奠定基础至关重要。”

按地区划分的开工建设的新半导体工厂/产线

SEMI《世界晶圆厂预测报告》覆盖了七个地区的数据

- **美洲**：美国《芯片和科学法案》使该地区在新资本支出方面跃居全球领先地位，因为政府投资催生了新的芯片制造工厂和供应商支持生态系统。从2021到



2023年，预计美洲将开始建设18座新工厂/产线。

- 预计**中国大陆**新芯片制造工厂数量将超过所有其他地区，计划有20座支持成熟工艺的工厂/产线。
- 在《欧洲芯片法案》的推动下，**欧洲/中东地区**对新半导体工厂的投资预计将达到该地区历史最高水平，在2021至2023年间，将有17座Fab厂开工建设。
- 预计**中国台湾地区**将开始建设14个新工厂/产线，而**日本和东南亚**预计将在预测期内分别开始建设6个新工厂/产线。**韩国**预计将开始建设3个大型工厂/产线。

消除 EMI 有助于确保准确的测试测量

伴随着每一个新的世代更迭，半导体产品的尺寸不断缩小，由于环境和共处的磁干扰电子源的存在，对晶圆上器件或单切裸片（singulated die）进行检测变得越来越复杂。Spicer Consulting 公司的专家解释了面临的问题并提出了相应的补救措施，旨在为确保实现快速和准确的测试和计量评估提供帮助。

多年来，对更快计算速度的需求导致半导体产品的尺寸大幅缩小。我们看到“摩尔定律”在 20 世纪 60 年代预测了这一“微缩步伐”，也预测集成电路发展演进将会不断加速，这种情况一直保持到了 21 世纪初期。虽然下一代半导体产品可能遵循经典的 Dennard 缩放比例定律，未来将出现 2D/3D 器件，有些采用芯粒（chiplet），但是，其他器件仍将会通过“小型化”来提高性能和降低成本，正如英特尔联合创始人戈登·摩尔几十年前所预言的那样。

当今的尖端器件现已达到个位数的纳米级，然而，即使对于老式器件来说，向着更小尺寸晶体管的稳步迈进已

经使得测试和测量变得复杂。由于检查不同的电路需要非常高的放大倍率，所以此类小型组件的质量控制会很棘手。透射电镜（TEM）和扫描电镜（SEM）虽然提供了所需的准确度，但是，由于它们对扰动很敏感，因此必须消除任何干扰（比如振动和外部磁场），以确保提供良好的分辨率，这一点很重要。

外部干扰会降低图像质量

半导体组件必需尽可能小，以改善其性能并降低其能耗。尺寸的缩减提升了性能，这得益于一个简单的事实，即组件尺寸的微缩减小了电子所需移动的距离，这使得产生的热量有所减少，并将能量损失降至最低；而且，电路通路的缩短还转化为信号处理速度的提升。

不管半导体产品演变的好处是什么，这类小型器件的制造和验证都是具有挑战性的，而且，只有 TEM 和 SEM 能够提供所需的放大倍率，以在硅晶圆沿着代工厂生产线移动时成功地对其不同的部分进行成像。

扫描电子束的准确定位对图像质量有着极大的影响；在实际应用中，电子束的偏差不得大于被检查的部分。诸如振动、或由交流和直流源产生的电磁干扰等扰动，都将使电子束的位置发生偏移，导致分辨率下降；交流磁场在图像中显示为锯齿状线条，而直流磁场则

产生波浪状特征。不幸的是，这些

类型的扰动在生产和测试

半导体的环境中是相当

普遍的，因为为了节省


空间，敏感的成像仪器往

往不得与大型工业设备

“共处一室”。因此，在安装

电子显微镜之前需进行环境

调查，以确保高质量的成像，



> Spicer Consulting SC11 分析系统提供了一种评估振动、声波和磁场的全面方法。




图1: 减轻磁干扰最简单的方法。




图2: 为增强干扰缓解效果而采取的电缆布置方案。




图3: 对于大型 TEM、在建的新实验室、或者改造不会影响正常运行的实验室, 此图给出了一种优化的干扰缓解解决方案, 包括采用双环路电缆以及将部分电缆埋在地面以下。

这一点是很重要的。Spicer Consulting 是磁场抵消技术领域的一家领军企业, 它提供了专为完成此项任务而设计的 SC11 分析系统, 可以测量 X、Y 和 Z 方向上的振动、声波和磁场。这些测量结果以图形方式显示出来, 从而帮助用户为自己的仪器找到最佳的安放位置。

抵消磁场

即使显微镜被安装在实验室中干扰最低的某个空间里, 仍然会存在一些干扰; 直流磁场总是存在的 (包括地球磁场), 而且许多仪器会产生频率约为 60 Hz 的交流磁场。

有几种方法可以消除这些磁场。其中之一是用具有非常高磁导率的铁磁镍铁合金制成的金属片进行锰合金屏蔽 (μ -metal shielding)。不过, 这种解决方案的成本极为昂贵, 并且存在一些局限性, 因为材料的磁导率会由于采用了非最佳的处理方法而有所下降。更可靠的解决方案是安装主动磁场抵消系统, 该系统可用于处理来自周围仪器的杂散磁场, 以及由于电梯或金属门等大型移动铁磁性物体引起的地球磁场变化。一种常见的选择是 Spicer 的 SC24 系统, 此系统由一个磁场控制单元、一个或多个磁场传感器, 以及能够抵消检测到的磁场的 3 轴电缆组成。

电缆定位

在应用中, 对电缆进行合适的定位, 以在电子显微镜的周围形成闭环 - 使其立柱周围的磁场保持静态。电缆可以采用不同的方式进行定位, 以在复杂性、成本和性能之间找到最佳的平衡。最简单和最廉价的解决方案是将电缆 (X、Y 和 Z) 拉成三个环路, 形成三个不与显微镜相交的平面 (图 1), 其中 X 和 Y 平面是平行的, 而 Z 平面与柱长正交。这种解决方案的好处是, 地板上没有电缆, 而且不需要对房间进行重大的改动。然而, 由于电缆离显微镜立柱较远, 因此动态范围和磁场的抵消量有所减小。这种设置可以用于具有小立柱、且在仪器周围不需要大量磁场抵消空间的 SEM。

如果需要更好的性能, 那么 X 和 Y 电缆应该在显微镜立柱的正上方穿过房间 (图 2), 因为将环路拉近将增强系统的磁场抵消能力。对于大型 TEM 或新的实验室来说, 改造不会干扰其他仪器, 这种情况下的最优解决方案是使用双回路电缆 (dual loop cables), 并将部分电缆埋在地板下面 (图 3)。该解决方案能提供最佳的性能, 建议用于带有 Gatan 成像过滤器 (Gatan Imaging Filter, GIF) 的 TEM, 因为 GIF 位于显微镜立柱的下方, 并要求在较低的高度上抵消磁场。对于现有的显微镜装置而言, 埋设电缆并非选项, 电缆的底部可以与地面平齐, 并用适当的电缆保护套进行覆盖。不过, 这将损害 GIF 高度上的 X 和 Y 磁场抵消性能。

选择合适的传感器

SC24 可以与一个或两个相同类型的传感器一起使用。将两个传感器一起使用（放置在显微镜立柱的两侧），形成一个“虚拟”传感器，该传感器通过取两个测量值的平均值来测量关注点上的磁场。SC24 有两种传感器类型可供选择：SC24/AC 用于检测交流磁场，而 SC24/AC+DC 顾名思义则是用于检测交流和直流磁场。SC24/AC 能够抵消频率为 2.5Hz 至 5kHz 的干扰，在 60Hz 频率下的抵消因子（cancelling factor）大于 50，而 SC24/DC+AC 可以成功地抵消从 5kHz 直到直流的干扰，60Hz 时的抵消因子为 100，直流时的抵消因子大于 400。

总结

半导体组件尺寸的不断缩小提供了许多好处，继续为 OEM 产品开发带来变革；半导体的确影响了现代生活的



> Spicer Consulting SC24 提供了多种传感器选择和众多的频率干扰抵消选项。

几乎方方面面。但是，日渐缩小的集成电路尺寸给制造和质量控制测试带来了新的挑战。为了正确地探索这些组件的缺陷，需要很高的放大倍率和极高的准确度。电子显微镜提供了一种实用的解决方案，但是由于它们对磁场的变化非常敏感，因此必须消除任何局部性干扰，以确保良好的图像质量，这一点很重要。Spicer Consulting 的仪器可用于检测和抵消外部磁场，从而提供了适合任何实验室或预算额度的有效解决方案。


超景深技术在芯片缺陷检测中的应用




该设备可以实现PCB盲孔全自动检测及数据可视化显示，为电镀工艺优化等提供数字化的信息。可量测最小直径80um，深度超过100um的孔。支持DXF文件导入，可通过Mark点快速建立坐标系，支持多区域选择，具有整板智能自动对焦，自动扫描等功能。可自动对焦孔底，整板扫描，获取并保存孔底清晰图片，并通过AI智能识别孔底残胶、击穿等缺陷。

运用3D线激光及超景深显微测量等多传感器融合技术，并通过3D与2D图片识别，结合深度学习AI技术，可一站式实现芯片缺陷检测、pin脚平整度、表面平整度、金线焊接不良等缺陷识别。


PCB盲孔深度及孔底缺陷3D检测设备



芯片金线缺陷检测



效果呈现 (半导体金线)



底部对焦

顶部对焦

图像融合

3D点云图像



联系我们

深圳：深圳市前海深港青年梦工场10栋401-3
苏州：江苏省苏州市常熟市科创园2号楼103
网址：www.intelli4d.com



新型微纹理薄膜实现通用裸芯片运输载体

在生产环境中移动单个裸芯片（Die）可能会带来许多挑战。虽然有很多安全运输解决方案，但所有解决方案都是使用一次性卷带系统，或者采用针对每种芯片尺寸定制的载体 - 也就是依据每个芯片外形尺寸为晶圆厂生产的不同载体。Delphon公司的Gel-Pak部门开发了一个新的解决方案，将改变制造商在HVM系统中运输和测试芯片的方式。

新兴的小芯片（chiplet）趋势要求将大型单片的功能分解为互连的小型芯片，这种替代片上系统（SoC）的小芯片技术相比来说具有明显的优势。向这项技术的转变更加需要已知良好的芯片（known good die, KGD），因为KGD芯片在集成到最终封装中之前已经经过全面测试。

目前行业在测试和组装过程中面临的一个挑战是，传统的运输处理芯片的方法可能不适于chiplet。因为chiplet的尺寸繁多，在组装过程需要拾取和重新拾取chiplet组件，或者在进程之间需要移动它们，因此需要一种更简化的方法来运输处理这些chiplet小芯片。

业内需要一种通用运输载体来

替代带有定制设计托盘的包装袋或仅适合一次性使用的卷带。Gel-Pak以其著名的真空释放™（Vacuum Release™）托盘技术填补了这一空白，他们采用新开发的微纹理薄膜，可以实现轻松抓取裸片，无需使用包装袋。

微纹理薄膜材料的灵感来自于自然界中壁虎、蜥蜴、甲虫、蜘蛛和蚂蚁的生物干粘附力。本文讨论了Gel-

作者：Raj Varma, Delphon公司技术总监




图 1: 常用的芯片运输处理方式 - 切块薄膜、JEDEC 托盘和卷带。

Pak 为这种新型材料开发理想纹理、制造工艺和几何图案的过程，以及其作为集成电路 (IC) 载体的功效。

Chiplet, KGD 和单体裸芯片测试 (SDT)

现代半导体行业主要面临着摩尔定律平台期的困难。通过晶体管几何形状减小以实现晶体管密度每两年翻一番的情况已经不再能持续。同时，单片芯片的物理尺寸正在增长，因为试图在一片硅片上装入更多的硬件块，这使得每单位面积封装更多处理能力的目标更加难以实现。

但是，单个芯片中可以集成的功能是有限的。Chiplet 是一些互连的较小的芯片 (chiplet) 的 2.5D 和 3D 堆叠，而这些较小的 chiplet 具有明确定义的功能子集。与单片芯片相比，chiplet 具有更高集成度，允许使用更多的硅来添加晶体管，而不会占用额外的空间。

组装 chiplet 时需要考虑一个主要因素：chiplet 本身的完整性。一个“坏”的芯片会使 2.5D 或 3D 模块出现故障，导致良率低下。这种潜在的缺点加剧了对 KGD 的需求，因为在将芯片安装到更大的设计之前，需要对每个单个芯片进行测试。采用“优质”芯片 (KGD) 使制造商能够轻松地将这些裸芯片集成到最终封装中，

从而大大提高了这些模块的良率。

在最终集成整合之前，chiplet 技术的测试和组装过程通常需要对这些组件进行存储和配套。组件通常在设施内被移动以进行芯片级测试或加工。不同的组件尺寸要求组件载体能够迅速适应外形尺寸的快速变化，但又仍保持 JEDEC 标准以适应现有的设备和拾取和放置 (PnP) 工具。

晶圆探针测试与 SDT 的比较

测试晶圆上单个芯片的传统方法是晶圆探针测试 (WPT) 方法，或称为晶圆级老化 (WLBI)。在这种方法中，具有数千个探测针的专用晶圆探针台与裸片上的微凸块接触。但是，这不是一个完整而准确的测试，因为周围芯片的存在会降低测试准确性，并且不利于运行某些测试，例如大电流测试。虽然漏极和栅极泄漏测试 (如 IDSS 和 IGSS) 可以在 WPT 上进行，但测量的泄漏值在分离后会发生变化。此外，侧壁裂缝等缺陷可能会带来额外的变化。

单体裸芯片测试 (singulated die test, SDT) 可以得到更准确的结果，由此产生的测试参数与封装部件保持一致。通过这些测试，可以更深入地评估裸片的可靠性。这使得供应商能够有效地绕过集成参数不匹配的“坏”芯片的潜在障碍，满足所需的 chiplet 性能要求。

testing, SDT) 可以得到更准确的结果，由此产生的测试参数与封装部件保持一致。通过这些测试，可以更深入地评估裸片的可靠性。这使得供应商能够有效地绕过集成参数不匹配的“坏”芯片的潜在障碍，满足所需的 chiplet 性能要求。

在 SDT 期间运输处理裸片的挑战

单体裸芯片测试 (SDT) 是一项重大挑战，因为裸芯片可能很脆，容易受到颗粒污染、开裂和断裂的影响。理想情况下，裸片载体将允许制造商拾取和重新拾取芯片，接近其侧面，运输处理不同尺寸的芯片，并固定芯片 (见表 1)。

运输处理裸片的一些常见方法包括：

- 华夫饼包装芯片托盘
- 卷带
- 胶带 (切块胶带)

华夫饼包装芯片托盘通常是在一系列容纳半导体芯片的平行空腔或凹槽中运输裸片。凹槽和型腔体的宽度、长度和位置是针对特定 IC 尺寸量身

表 1

Chip Carrier	Allows for Repick	Handles Different Chip Dimensions	Allows Access to IC Sides	Immobilizes Chip
Waffle pack	✓	×	×	×
Tape and reel	×	×	×	×
Sticky tape	×	✓	×	×




图2：各种各样的动物群类的粘附系统图像。[图片来源：[1]]

定制的。但是，如果重新设计 IC 或供应商希望运送另一批芯片尺寸发生变化的 IC 时，则这种华夫饼包装托盘不能重复使用。这种托盘也不允许接触芯片的边缘。此外，这种托盘不太适合运输处理薄芯片。如果凹槽本身的平整度不够好，芯片在其中则始终有可能会翻转和迁移。

卷带包装面临类似的挑战；对于在新设计迭代中改变外形尺寸的 IC 来说，对定制凹槽和型腔尺寸的要求也要改变。由于凹槽和型腔用盖带密封，只能取下一次，因此卷带包装不适合 SDT 所需的重新拾取。

粘性胶带不需要像华夫饼包装和卷带包装那样定制凹槽和型腔以容纳特定 IC。这些胶带还可以接触芯片的外侧面并固定芯片，以防止芯片迁移。但是，一旦芯片被拾取后，就不能被放回再重复使用，因而影响了其在 SDT 中的使用。

自然界中的可逆粘附

Gel-Pak 指出，业界需要一种通

用芯片载体，该载体不需要定制凹槽或型腔来将 IC 固定到位，允许重新拾取，能够接触芯片边缘，并使芯片依靠自身固定。这种可逆粘附的灵感来自于自然界中发现的干粘附特性。某些蜥蜴、昆虫和青蛙爬上墙壁并轻松分离的能力是通过它们的脚趾垫的微纹理来实现的。脚趾垫由符合表面不规则性的原纤维微结构或者纳米结构组成；粘附力来自其外膜的粘弹性响应。如图 2 所示，每个物种的脚趾垫都具有其独特的质地纹理，其中每一个物种的微米和纳米级原纤维都足够长且灵活，可以到达它们附着的地面的微小凹谷中。换句话说，这些脚趾垫具有密集的微观接触点阵列，这些接触点表现出表面力和动力学反应，以产生牢固、可控和可靠的粘附接触。我们把这种脚趾垫组织材料的表面纹理和粘弹性响应的相互作用称为干粘附。

开发新型微纹理材料

在压敏粘合剂领域，已经有通过

微纹理产生干粘附来实现牢固粘合的技术，并可以简单干净的释放（脱离粘合）。通过仔细研究其他成功粘合剂的发展情况，Gel-Pak 在开发载体托盘技术时利用了相同的纹理粘合剂概念。在此过程中要观察的一个主要参数是拉脱力，即将粘合剂从表面上拉出所需的力。拉脱力必然是随着预载荷的变化而变化的，预载荷是拉脱前施加在粘合剂上的压缩力。研究表明，无论纤维尖端呈何种几何形状（例如，球形，扁平圆形，蘑菇形，刮刀形，凹形，方形，酒窝形）^{[2][3]}，拉脱力通常都随着预载荷增加而增加。

此外，较大的原纤维需要更大的预载荷力才能获得粘附力，因此需要更大的拉脱力才能将材料从表面脱离。换句话说，施加在粘弹性膜上的力越大，粘附力越强；原纤维越厚，附着和分离材料所需的力就越大。这有助于更好地了解 PnP 机器是否可以轻轻地从载体托盘中拿起裸片。

Gel-Pak 专注于研究与大批量制造 (HVM) 兼容的纹理。在 HVM 中，使用传统的塑料制造工艺，例如注塑和挤出。通常在塑料制造工艺中，纹理化主要用于人体工程学考虑。而这种应用于芯片载体的纹理则需要粘性或粘合力控制。此外，纹理粘合剂的注塑成型在工业中并不普遍。在开发这种微纹理材料的过程中，Gel-Pak 创新出一种注塑成型纹理粘合剂，可以应用于 HVM。这在塑料制造业中尚无先例，应用本身也是独一无二的。因此，美国材料测试协会 (ASTM) 和其他测试标准都没有对纹理表面的粘性计量。为了使用最适合此类工艺的材料，Gel-Pak 尝试了六种不同的纹理几何形状和二十多种不同的粘合剂配方。最终，选定交错凹坑尖端纹




图3: Gel-Pak 新型通用载体使用了交错凹坑尖端几何形状的微纹理表面。




图4: 六种不同弹性体化学品的预载与拉脱力关系。

理用于这个工艺 (图 3)。

测试 IC 托盘技术

在选择纹理几何形状后, 通过使用各种弹性体来生成各种预载荷力曲线 (图 4)。在这项研究计划中, 微纹理的特征并不像之前发表的文献给出的那样小; 然而, 通过利用不同的粘合剂化学成分, 可以覆盖一个很宽的预载荷力范围。研究原型是利用定制的扁平 JEDEC 托盘, 将微纹理薄膜层压到表面 (图 5)。虽然 JEDEC 托盘本身是用于封装组件运输的, 但使用 JEDEC 外形尺寸允许使用普通 PnP 机器进行测试, 从而使其成为更实用的 SDT 解决方案。

根据以下几方面筛选所用的每种粘合剂:

- 在 -10°C、20°C 和 50°C 下可承受冲击 / 振动 / 跌落
- 长期粘性增长
- 集成电路背面残留物
- PnP 和 SMT 可拾取性

经过测试, 最终确定粘合剂的三种不同粘性水平:

- 低粘性
- 中等粘性

• 高粘性

低粘性材料对应于图 4 中的弹性体 6。这种等级的附着力对于 IC 组件处理过程 (例如测试) 是理想的。中等粘性材料对应弹性体 2、3 和 4, 是传送处理和运输过程的首选。高粘性材料对应弹性体 5, 最合适更坚固的封装器件, 例如无铅 QFN 封装。最后, 我们在几种不同的 PnP 机器上测试了所研制的三种微纹理材料, 包括 Royce, Besi, Muhlbauer 和 MRSI, 以及 Juki 的机器。只需对设备参数进



图 5: 层压覆到扁平 JEDEC 托盘上的微纹理薄膜的照片, 可以将不同尺寸的裸芯片粘附和固定。

行一些修改, 所有机器都能够以中等速率成功地从修改后的托盘中拾取样品 IC 部件。这些修改允许足够的 z 轴下压力在 IC 部件表面形成一个密封真空杯, 将真空拉到最佳阈值, 然后启动拾取。

结论

Gel-Pak 的微纹理通用芯片载体是基于材料科学和制造技术的创新。我们探索了凸起几何形状和弹性体材料, 以确保组件以最小的努力牢固地粘附在材料表面, 并且可以通过 PnP 和 SMT 机器轻松移开。这种载体非常适合 KGD 的单体裸芯片测试过程。◆

扩展阅读

1. Eisenhaure JD, Kim S. A Review of the State of Dry Adhesives: Biomimetic Structures and the Alternative Designs They Inspire. *Micromachines* 2017;8:125. doi:10.3390/mi8040125.
2. Campo A, Geiner C, Arzt E. Contact Shape Controls Adhesion of Bioinspired Fibrillar Surfaces. *Langmuir* 2007; 23:10235–10243.
3. He B, Chen W, Wang J. Surface Texture Effect on Friction of a Microtextured Poly(dimethylsiloxane) (PDMS). *Tribol Lett* 2008;31:187–197.

CMOS生产线的洁净室
图片来源：X-FAB

氮化硅提供从研发进展到量产的灵活性


现今，氮化硅（SiN）为光子集成提供了更多的途径，包括新的 200mm、高产量、汽车级 CMOS 生产线。在过去的几年里，SiN 紧随确立已久的硅光子学之后，该材料平台已经成熟，并在光子集成电路（PIC）市场上，为那些需要非常低传播损耗、可见波长或高激光功率的应用提供了新的机会。

光子集成电路（PIC）即将重演电子集成电路（IC）的成功故事。PIC 的运行使用的是光，而不是电子。在未来的通信、传感和交通运输领域的基础设施中，PIC 将发挥重要作用。虽然硅光子学已经存在了 20 多年，但是在过去的 10 年里引入了新的材料平台，这些材料平台可以提供额外的好处。

使用氮化硅（SiN）波导的动机是多方面的。首先，氮化硅是一种众所周知的可以兼容 CMOS 的材料，而且已经在半导体行业广泛使用。这使得能够利用标准的

CMOS 工艺来开发制备方法和工艺设计套件（PDK）。当后来根据批量生产要求对工艺流程进行调整时，或者更重要的是，当使用已有的基础设施来运行工艺流程时，这是主要的要求之一。其次，作为一种材料，氮化硅为 PIC 市场提供了新的可能性。例如，如果我们将应用波长视作一个主要参数，可以看到，在经典的硅光子学中（光波在硅材料中被引导），透明度开始于一微米以上。这一点非常适合许多光纤应用，特别是通信。

然而，还有更多需要在较低波长下进行光传播的应



用，这是硅光子学不能满足的。氮化硅具有从可见光到中红外的透明度窗口（transparency window），这为实现新的应用开辟了道路。除此之外，与硅或磷化铟相比，氮化硅的传播损耗极低。最后（但并非最不重要的）一点是，由于氮化硅具有大带隙，因此几瓦特 CW 激光功率的高功率传播是可能的。这就是氮化硅能够提供出色性能以控制芯片电路中的光，同时具备前所未有的低传播损耗和高功率处理能力的原因所在。

现有的应用


电信和数据通信行业是目前最大的 PIC 消费用户群之一。降低光学损耗在这些领域变得越来越重要，因为光学损耗不仅影响能耗，还会影响器件的性能。用于波分（比如 MUX 和 DEMUX）的阵列波导光栅（AWG）的串扰性能与光传播损耗成正比。具有高传播损耗的 AWG 在其臂中逐步累积相位误差，因而导致通道之间的串扰增加。另一个关键参数是使 AWG 具有低温度依赖性，以尽量减少


热效应对器件性能的影响。

氮化硅的温度依赖性比硅低 10 倍。此外，还需要一种优良的过程控制，以确保正确的波段选择。统计过程控制利用 LIGENTEC 公司的制备平台保证了这一点。特别是对于 AWG，LIGENTEC 的专有技术提供了竞争优势，因为不仅波导的损耗非常低，而且由于该平台常见的小弯曲半径，所以阵列波导光栅的面积尺寸很小。波导中的光学模式的高约束使之成为可能。LIGENTEC 平台提供了非常低的相位误差以及小的占位面积。

新的应用

上述优点对于其他新的应用也是具有极为重要意义的。例如，为了实现全自动驾驶，预计用于长距离传感的下一代 LiDAR 传感器将基于相干检测。这里，反射的光束与一个局部振荡器混合，滤除所有并非从物体反射回来的光。这些相干检测方案相当复杂，并且显著得益于光子集成。





此类调频连续波激光雷达 (FMCW LiDAR) 的关键要求是：能够传输高的光学功率；具有低传播损耗和低相位误差；最后（但同样重要的）一点是发送和接收通道之间的串扰应很低。这里的一个关键构建块是用于控制激光信号调制的延迟线干涉仪。延迟线的长度是一个至关重要的性能参数，因为它直接关系到距离测量的精度。由于传播损耗低，弯曲半径短，因此芯片上的延迟线长度可以达到 1m。这与低相位噪声相结合，实现了高分辨率的 FMCW LiDAR 解决方案。

要使量子计算机成为现实，最有希望的途径之一是运用光子。实现可扩展光子量子计算机的唯一方法是借助光子集成，这里，量子态是以光学方式生成和处理的。各个组件之间的高相位稳定性是保持量子态的一项绝对要求。芯片技术提供的相位稳定性是分立光学组件无法实现的。此外，量子计算机需要数百个节点才能与经典计算机竞争，同时，用于每个节点的组件必需很小，并有可扩展性。基于上述所有原因，光子集成是实现光子量子计算机的唯一途径。在量子光子学中，每个光子都很重要，面临的最大挑战是需将光子损失保持在最低限度。因此，低损耗的 PIC 平台是实现成功光子集成的一个关键要求。

最近，领先的量子计算公司 Xanadu 首次演示了在室温下使用 LIGENTEC 氮化硅芯片技术的云量子计算。

为了应对现有应用和新的应用，LIGENTEC 开发了一款可以与广泛的工艺设计套件 (PDK) 配合使用的工艺制备产品。波导宽度是一个设计参数，有 10 多个工艺模块可用于创建多种有用的功能，例如：脊型波导、双层波导、热调谐元件以及用于传感应用或与其他材料的异质集

成的局部包层开口。

另外，PDK 库还包括一大批具有已知性能和统计数据的组件和构建块，供设计人员作为构件用于构建电路。这些构建块从各种波导到分路器、交叉点、延迟线到滤波器、偏振旋转器和偏振滤光器等均在其列。其他构建块包括反射镜，以及用于光纤输入和输出耦合的组件等等。这得到了具有商用软件的设计流程和拥有平台专业知识的设计公司的支持。

由于氮化硅是一种固有的无源材料，因此 LIGENTEC 开发了特殊的制备模块以集成活性材料。通过异质集成，可以将选择的材料置于 SiN 波导的顶部。例如，考虑一个基于 Mach-Zehnder 干涉仪的调制器，其中光相位在一个臂上改变，组合产生的输出被调制，以实现调制速度达到几十 GHz 的快速开关或调制器。通过将一块铌酸锂直接放在 SiN 波导的顶部，部分光线将在上部材料中传播，这样就可以对其进行操纵了。

相同的原理可以应用于黏合 III-V 族化合物半导体材料组件，如激光器或检测器。

2021 年 9 月，LIGENTEC 宣布在 X-FAB 代工厂生态系统内实施其专有的低损耗氮化硅工艺技术。凭借这一合作关系，PIC 生态系统所有的基本元件现在都可以在欧洲达到批量上市的水平，对于实现自动驾驶汽车、量子计算机、生物传感器和其他应用所需的大量传感器的安全、独立供应来说，这是一个关键的条件。由于和 X-FAB 的这种战略合作关系，LIGENTEC 现在可以接受基于 200mm 晶圆的低损耗 SiN PIC 的批量生产要求。通过这种方式，LIGENTEC 期待着为其现有的客户群和新客户扩大其快速周转、高质量、低损耗 PIC 产品供应。◆

半导体芯科技

SS SILICON CHINA
SEMICONDUCTOR



关注公众号

杂志、官网、公众号连接半导体业界，为中国半导体行业提供全方位的商业、技术和产品信息，以及先进解决方案。

www.siscmag.com

半导体“黑科技”：氮化镓

近年来，芯片材料、设备以及制程工艺等技术不断突破，在高压、高温、高频应用场景中第三代半导体材质优势逐渐显现。其中，氮化镓凭借着在消费产品快充电源领域的如鱼得水，从2018年开始，业界对氮化镓关注度不断升温，甚至将7月31日定为世界氮化镓日。

接下来，就让我们一起来探究氮化镓材质的特性如何？氮化镓市场的发展方向？以及氮化镓的封装技术需求？

半导体材料	第一代半导体(渗透率近95%)	第二代半导体(渗透率近1%)	第三代半导体(渗透率近5%)		
代表材料	硅(Si)、锗(Ge)	砷化镓(GaAs)、磷化铟(InP)	碳化硅(SiC)、氮化镓(GaN)		
材料性质	间接带隙，带隙宽度较窄，饱和电子迁移率较低	直接带隙，电子迁移率更高，但砷化镓材料具有毒性，对环境危害较大	禁带宽度大，击穿电场高，热导率高，电子饱和速率高、抗辐射能力强		
特点	<ul style="list-style-type: none"> 产业链成熟、成本较低 主要应用于低压、低频、中低功率的晶体管和探测器中，是目前半导体器件和集成电路的主要制造材料 功率在100W左右，频率约3GHz 	<ul style="list-style-type: none"> 高频性能较好，广泛应用于卫星通信、移动通信和GPS导航领域 资源较为稀缺，使用成本较高，且材料具有毒性，不够环保 功率在100W左右，频率约100GHz 	<ul style="list-style-type: none"> 性能优异，可满足电力电子技术对高温、高功率、高压、高频等恶劣工作场景 目前多个领域开始逐步使用第三代半导体，发展前景广阔 功率可达1KW，频率接近100GHz 		
物理特性					
	硅(Si)	砷化镓(GaAs)	磷化铟(InP)	碳化硅(SiC)	氮化镓(GaN)
禁带宽度(eV)	1.1	1.4	1.3	3.2	3.4
饱和电子漂移速率 (cm/s)	1.0×10^7	1.0×10^7	2.0×10^7	2.2×10^7	2.7×10^7
介电常数	11.9	13.1	10.8	10.1	9
击穿场强(MV/cm)	0.3	0.4	0.5	3.5	3.3
热导率(W/cm.K)	1.5	0.5	0.7	4.9	1.3
最高工作温度C	175	350	/	600	800

图1：第三代半导体发展及特性对比。

氮化镓材料

氮化镓(GaN)作为一种宽禁带化合物半导体材料，具备禁带宽度大、击穿电压高、热导率大、开关频率高，以及抗辐射能力强等优势。其中，开关频率高意味着应用电路可以采用尺寸更小的无源器件；击穿电压高则意味着电压耐受能力比传统硅材料高，不会影响导通电阻性能，因此能够降低导通损耗。种种优势加持下，氮化镓成为了更好支持电子产品轻量化的关键材料，是目前最具发展前景的材料。

我国氮化镓产业发展迅速，产业链国产化日趋完善，多家国内企业已拥有氮化镓晶圆制造能力。随着市场资本

的不断涌入，在国内第三代半导体产业政策推动下，氮化镓应用领域、市场规模快速扩大，国内以光电器件、功率器件、射频器件为主的氮化镓市场，预计2026年市场规模达突破千亿元，年复合增长率达到40.1%。

氮化镓应用

5G通讯基站是氮化镓市场主要驱动因素之一，氮化镓射频器件主要应用于无线通讯，占比到达49%。氮化镓材料耐高温、高压及承受更大电流的优势使得射频器件应用在5G基站中更加合适。随着国内5G基站覆盖率不断上升，对氮化镓射频器件需求将更大。




图2：半导体材料物理特性对比。




图3：氮化镓应用市场分类。

随着智能终端设备的不断普及，设备的充电技术与其电池性能成为产品市场竞争主要卖点。行业一直在努力增加充电器的功率让充电时间更短，缩小电源适配器的尺寸使其更加便捷。现代充电器本身就是“计算机”，根据连接的设备，可判断要输送的电流，氮化镓使这个过程变得更加快捷；与硅充电器相比，氮化镓可以快速确定要输送的电流，并在更长的时间内通过高功率；硅充电器通常体积很大，主要是因为它们会产生大量热量，并且必须将组件放置在一定距离以便更快的冷却。氮化镓充电器的尺寸比硅充电器更小巧，可以长时间提供大电流而不会过热。由于以上特性，氮化镓是充电器和移动电源的绝佳材料选择，智能移动设备的领头羊——苹果，也积极向氮化镓进军。

目前第三代半导体材料已经开始在新能源汽车领域应用，但主要是碳化硅实现了产业落地，氮化镓在新能源汽车领域的尝试仍限于起步阶段，未来新能源汽车数量不断增长，氮化镓在车载充电器、DC-DC 转换器等领域潜在市场空间巨大。

生态环境是人类赖以生存生存的保障，生活垃圾处理成为世界性难题，使用等离子体气化技术处理垃圾经济环保，氮化镓材料可以帮助等离子体气化技术实现产业化。

氮化镓封装技术

对于氮化镓产品的封装，主要有 4 种封装解决方案。晶体管封装，在其设计中包含一个或多个 HEMT(High electron mobility transistor)；系统级封装 (SiP)，同一封装体中封装不同功能的芯片；系统芯片封装 (SoC)，将不同功能芯片通过晶圆级重构，在性能上更加突出；模块化封装，将多个功率封装个体集成在一个模块包中（截至 2021 年，市场上可供选择的氮化镓模块并不多）。

常见的封装类型如下：

TO 类封装：



图4：晶体管类封装。

表面贴装类封装：




图5：QFN、PQFN封装。

基板类封装：




图6：LGA、BGA封装。

嵌入式封装：




图7：GaN PXTM 嵌入式封装。

GaN 晶圆硬度强、镀层硬、材质脆材质特点，与硅晶圆相比在封装过程中对温度、封装应力更为敏感，芯片裂纹、界面分层是封装过程最易出现的问题。同时，GaN 产品的高压特性，在封装设计过程对爬电距离的设计要求也与硅基 IC 有明显的差异。

华天科技，作为全球领先的集成电路封测服务提供商，积极布局第三代半导体封装技术研发，在氮化镓材质封装领域，通过不断材料性能研究、试验实践，从结构设计、材料选择、过程工艺等不同阶段，筑起多维度技术护城河，形成成熟、稳定、高可靠性的氮化镓封装设计生产能力，为国内外多家客户提供氮化镓产品封测业务，累计出货量超过亿颗。

从晶圆材质上，目前用于 GaN 外延生长的衬底材料主要有 Si、蓝宝石、SiC、Zn 和 GaN，其中 Si、蓝宝石、SiC 三种相对多些，尤其是 Si 具有成本优势应用最广泛。尽管 GaN 与 Si 材料之间的晶格失配和热失配使得在 Si 衬底上外延生长高质量的 GaN 材料及其异质结比较困难，但通过运用 AlGaIn 缓冲层、AlGaIn/GaN 或 AlN/GaN 等超




图8：氮化镓封装产品芯片裂纹示意图（左图：Crack，右图：Normal）



图9：HT-tech 氮化镓封装可靠性例行监控扫描图。

晶结构和低温 AlN 插入层等技术，已经能较为有效地控制由晶格及热失配带来的外延层中出现的如位错、裂化、晶圆翘曲等问题（说明对温度比较敏感）。

高性能、高可靠性、低成本是集成电路产品市场核心竞争力，华天科技以框架类封装为氮化镓产品突破口，依据芯片材质特性，率先在行业内建立氮化镓产品封装工艺标准。建立了氮化镓产品专用导入流程，保障产品开发导入一次通过，助力客户新品快速发布。产业链上下游联动，积极探究框架设计结构差异对芯片性能带来的提升，模拟验证框架结构、对比验证框架表层处理工艺，从设计端提升产品性能、可靠性，优化材料成本。

封装过程是集成电路质量的核心管控要素之一，针对氮化镓芯片材质特征，华天科技对封装各环节进行工艺




图10：HT-tech 氮化镓封装产品示意图。

方案及设备参数的验证，管控产品研磨过程生产厚度、晶圆切割过程刀具规格以及进刀参数、封装材料 CTE 性能选择、胶层涂覆厚度、粘接材料烘烤时间及温度等措施，均是避免氮化镓产品质量问题的核心。

芯片裂纹是氮化镓产品封装最常见的失效现象，如何快速、准确的识别剔除异常产品，是提高产品封测良率、保障产品正常使用的保障。华天科技率先制定氮化镓产品裂纹、分层检验标准，投入 SAM、AVI 等高精度、自动化设备，确保异常产品不流通、不外溢。

在氮化镓芯片封装量产过程中，技术团队不断探究积累，解决了 GaN 材料在封装过程中极易产生的芯片裂化等关键性技术，总结制定出 GaN-on-Si 产品 Creepage distances（爬电距离）的 Design rule。GaN-on-Si 产品封装工艺关键制程技术（重点解决 GaN 材料在封装过程中芯片

裂纹质量异常）的突破并用于量产，通过产业协调，率先在行业内量产封装 8inch GaN-on-Si wafer。

以客户为中心，以市场为导向。面对竞争激烈的氮化镓市场以及多样化的客户需求，在公司的全力支持下，在无数华天人的不懈奋斗下，在科学严谨的研发思路指导下，借助自身完善的模拟仿真、设计能力，不断优化材料选择、结构设计，夯实制程能力（减薄、激光开槽、机械划片、芯片粘接、过程烘烤等）、总结 DOE（DESIGN OF EXPERIMENT）结果，确保每一颗产品可靠性。集成电路封测 Turnkey 业务模式，极大缩短了客户新品发布周期，助力国内外氮化镓厂商产品迭代更新，在激烈的市场竞争中占得先机。◆

关于华天科技

华天科技（母公司天水华天科技股份有限公司）成立于 2003 年（深交所股票代码：002185），主要从事半导体集成电路、半导体元器件的封装测试业务，包含：封装设计、封装仿真、引线框封装、基板封装、晶圆级封装、晶圆测试及功能测试、物流配送等一站式服务。

作为全球半导体封测知名企业，华天科技凭借先进的技术能力，智能化生产系统和质量把控，企业营收位居国内同行上市公司第三位，全球集成电路封装行业排名第六位。

Advertiser	广告商名称	网址	页码
ITW EAE		www.itweae.com	15
Park		www.parksystems.cn/hybrid-wli	23
Pfeiffer Vacuum		www.pfeiffer-vacuum.cn	9
Stars Micro System	众星微	www.starsmicrosystem.com	11
YTW	英特维	www.intelli4d.com	29
2023第22届成都全球芯片与半导体产业博览会		www.cwgce.com	1

欢迎投稿

《半导体芯科技》(Silicon Semiconductor China, SiSC)是面向中国半导体行业的专业媒体,已获得全球知名权威杂志《Silicon Semiconductor》的独家授权。本刊针对中国半导体市场特点遴选相关优秀文章翻译,并汇集编辑征稿、采编国内外半导体行业新闻、深度分析和权威评论等多方面内容。本刊由香港雅时国际商讯(Act International)以简体中文出版发行。

本刊内容覆盖半导体制造工艺技术、封装、设备、材料、测试、MEMS、mini/Micro-LED等。文章重点关注以下内容:

FAB (Foundry, IDM, OSAT, R&D)

四个环节:晶圆制造(wafer后道)、芯片制造、先进封装、洁净室;深入报道与之相关的制造工艺、材料分析、工艺材料、工艺设备、测试设备、辅助设备、系统工程、关键零备件,以及与particle(颗粒度)及contamination(沾污)控制等厂务知识。

FABLESS

芯片设计方案、设计工具,以及与掩模版内容和导入相关的资讯。

半导体基础材料及其应用

III-V族、II-VI族等先进半导体材料的科学研究成果,以及未来热门应用。

《半导体芯科技》欢迎读者、供应商以及相关科研单位投稿,已甄选中文稿将在印刷版杂志以及网上杂志刊登;IC设计及应用等半导体相关内容将酌情予以网络发表(微信推送、杂志网站)。本刊优先刊登中文来稿(翻译稿请附上英文原稿)。

技术文章要求

- 论点突出、论据充分:围绕主题展开话题,如工艺提升、技术改造、系统导入、新品应用,等等。
- 结构严谨、短小精悍:从发现问题到解决问题、经验总结,一目了然,字数以3000字左右为宜。
- 文章最好配有2-4幅与内容有关的插图或图表。插图、图表按图1、图2、表1、表2等依次排序,编号与文中的图表编号一致。
- 请注明作者姓名、职务及所在公司或机构名称。作者人数以四人为限。
- 文章版权归著作者,请勿一稿多投。稿件一经发表如需转载需经本刊同意。
- 请随稿件注明联系方式(电话、电子邮件)。

新产品要求

- 新产品必须是在中国市场新上市、可在中国销售的。
- 新产品稿件的内容应包含产品的名称、型号、功能、主要性能和特点、用途等。
- 新产品投稿要求短小精悍,中文字数300-400字左右。
- 来稿请附产品照片,照片分辨率不低于300dpi,最好是以单色作为背景。
- 来稿请注明能提供进一步信息的人员姓名、电话、电子邮件。

电子邮箱: sunniez@actintl.com.hk
viviz@actintl.com.hk

行政及销售人员 Administration & Sales Offices

行政人员 Administration

HK Head Office (香港总部)

ACT International (雅时国际商讯)

Unit B, 13/F, Por Yen Buiding, No. 478 Castle Peak Road, Cheung Sha Wan, Kowloon, Hong Kong
Tel: 852 28386298

Publishing Director (出版总监)

Adonis Mak (麦协林), adonism@actintl.com.hk

Editor-in-Chief (编辑)

Sunniez Zhao (赵雪芹), sunniez@actintl.com.hk

Vivi Zhang (张雨薇), viviz@actintl.com.hk

Sales Director (销售总监)

Lisa Cheng (程丽娜), lisac@actintl.com.hk

General Manager-China (中国区总经理)

Floyd Chun (秦泽峰), floydc@actintl.com.hk

London Office

Hannay House, 39 Clarendon Road

Watford, Herts, WD17 1JA, UK.

T: +44 (0)1923 690200

Coventry Office

Unit 6, Bow Court, Fletchworth Gate

Burnsall Road, Coventry, CV5 6SP, UK.

T: +44 (0)2476 718 970

Publisher & Editor-SiS English

Jackie Cannon, jackie.cannon@angelbc.com

+44 (0)1923 690205

销售人员 Sales Offices

China (中国)

Wuhan (武汉)

Lisa Cheng (程丽娜), lisac@actintl.com.hk

Tel: 86 185 7156 2977

Mini Xu (徐若男), minix@actintl.com.hk

Tel: 86 187 7196 7314

Phoebe Yin (尹菲菲), phoebey@actintl.com.hk

Tel: 86 159 0270 7275

Mandy Wu (吴漫), mandyw@actintl.com.hk

Tel: 86 187 7196 7324

Shenzhen (深圳)

Yoyo Deng (邓丹), yoyod@actintl.com.hk

Tel: 86 135 3806 1660

Jenny Li (李文娟), jennyl@actintl.com.hk

Tel: 86 137 2881 3915

Shanghai (上海)

Hatter Yao (姚丽莹), hattery@actintl.com.hk

Tel: 86 139 1771 3422

Helena Xu (许海燕), helenax@actintl.com.hk

Tel: 86 130 6168 5321

Amber Li (李歆), amberL@actintl.com.hk

Tel: 86 182 0179 0167

Beijing (北京)

Cecily Bian (边团芳), cecilyB@actintl.com.hk

Tel: 86 135 5262 1310

Hong Kong (香港特别行政区)

Floyd Chun (秦泽峰), floydc@actintl.com.hk

Tel: 852 2838 6298

Asia (亚洲)

Japan (日本)

Masaki Mori, masaki.mori@ex-press.jp

Tel: 81 3 6721 9890

Korea (韩国)

Lucky Kim, semieri@semieri.co.kr

Tel: 82 2 574 2466

Taiwan, Singapore, Malaysia

(台湾, 新加坡, 马来西亚)

Regional Sales Director

Floyd Chun (秦泽峰), floydc@actintl.com.hk

Tel: 852 2838 6298

US (美国)

Janice Jenkins, jjenkins@brunmedia.com

Tel: 724 929 3550

Tom Brun, tbrun@brunmedia.com

Tel: 724 539 2404

Europe (欧洲)

Shehzad Munshi, Shehzad.Munshi@angelbc.com

Tel: +44 (0)1923 690215

Jackie Cannon, Jackie.cannon@angelbc.com

Tel: +44 (0) 1923 690205

—◆ 线上 ◆—

02月 先进封装与键合技术

- 键合设备
- 粘合材料
- 工艺技术
- 倒装/组装故障分析方案

03月 传感技术

- 特色工艺
- 智能融合
- 检测与质量控制

05月 检测测量

- 光学检测
- 工艺缺陷分析
- 故障分析
- 器件可靠性与良率

07月 先进薄膜沉积

- 薄膜沉积
- ALD技术
- PVD
- CVD
- MOCVD
- 光学镀膜
- 纳米涂层
- 配套设施

08月 IP/SoC/三维封装

- chiplet互连
- 异构集成
- IP
- SoC
- 多元化创新

10月 测试/可靠性验证

- 车规级芯片检测
- 先进封装芯片测试技术
- 发展与挑战

11月 刻蚀与清洗

- 清洗设备
- 工艺制程
- 清洗材料
- 周边耗材
- 配套设备
- 技术进展

—◆ 线下 ◆—

03月 深圳

拓展摩尔定律-半导体先进封装&测量测试技术发展促进大会

06月 苏州

动荡2023 - 半导体技术创新发展和机遇大会

09月 厦门

SiP与先进封测技术发展大会

*以上主题暂定,请以会议举办实际议题为准





2023

化合物半导体先进技术及应用大会

Compound Semiconductor Conference for Advanced Technology and Applications

— 线上 —

01月 **SiC车规应用，爆发在即**

- 衬底及外延制备技术
- 配套设备
- 新能源应用
- 封装技术

04月 **GaN功率应用，厚积薄发**

- 衬底及外延制备技术
- 配套设备
- 通讯网络
- 高功率电子
- 失效分析

06月 **MicroLED取得的进展**

- 制造工艺
- 外延技术
- 激光加工
- 快速检测
- 修复技术
- 技术进展

09月 **基于VCSEL芯片的检测及加工创新技术**

- 工艺特点
- 技术突破
- 激光雷达
- 汽车
- 刻蚀
- 封装

12月 **基于深紫外消杀/封测/制造创新技术**

- 芯片制备
- 检测技术
- 消杀技术
- 工艺难点
- 封装展望

— 线下 —

06月—苏州

动荡2023

半导体技术创新发展和机遇大会

11月—太仓

化合物半导体先进技术及应用大会

*以上计划暂定，具体请以主办方通知为准

化合物半导体

CS COMPOUND SEMICONDUCTOR CHINA

化合 · 链接 · 赋能



扫码关注公众号



扫码添加客服号