

# 半导体芯科技




SILICON  
SEMICONDUCTOR

CHINA

P.21

## ClassOne简化金属化工工艺 同时提高晶圆的片上性能

ClassOne  
TECHNOLOGY



微信公众号

ISSN 2523-1294

[www.siscmag.com](http://www.siscmag.com)

2022年4/5月



Angel  
BUSINESS COMMUNICATIONS

P.16  
如何重新塑造IC制造业

P.26  
前馈光刻和异常值控制提高FOPLP良率

P.32  
利用AFM对缺陷进行检测与分类

P.35  
采用eMRAM实现低功耗先进SoC



国际授权翻译  
国内发行高新科技杂志

8本杂志免费送一年  
(6期/印刷版)

包揽全年行业资讯



[www.actintl.com.cn](http://www.actintl.com.cn)



免费  
订阅

扫一扫添加  
ACT读者服务号免费订阅

雅时国际商讯 (ACT International) 成立于1998年, 为高速增长的中国市场中广大高技术行业服务。ACT通过它的一系列产品 - 包括杂志和网上出版物、培训、会议和活动 - 为跨国公司及中国企业架设了拓展中国市场的桥梁。ACT的产品包括多种技术杂志和相关的网站, 以及各种技术会议, 服务于机器视觉设计、电子制造、激光/光电子、射频/微波、化合物半导体、半导体制造、洁净及污染控制等领域的约二十多万专业读者及与会者。



NX-Hybrid WLI

实现白光干涉测量和AFM测量的完美融合  
更好地服务半导体计量

## Park NX-Hybrid WLI

AFM和WLI联用技术，Park NX-Hybrid WLI应运而生！

Park NX-Hybrid WLI是迄今为止世界首台内置WLI轮廓仪的工业自动化计量型原子力显微镜。

Park NX-Hybrid WLI产品集成了白光干涉仪(WLI)成像区域宽、速度快和原子力显微镜的纳米级分辨率测量的优点，将WLI和AFM技术无缝融合，开创半导体测量的新时代！



Park原子力显微镜  
电话：400-878-6829  
[www.parksystems.cn/hybrid-wli](http://www.parksystems.cn/hybrid-wli)

**Park**  
SYSTEMS

**帕克**  
原子力显微镜

# 目录 CONTENTS

## 封面故事 Cover Story

### 21 ClassOne 简化金属化工艺，同时提高晶圆的片上性能 ClassOne simplifies metallization while improving On-Wafer performance

随着摩尔定律日益趋近物理极限，目前只有少数公司仍在追求这个方向；其他许多公司和行业研究人员已经开始寻求新的器件类型和架构，以图不依赖于缩小晶体管，或者说不依赖于日益复杂且昂贵的制程设备来提高性能。ClassOne Technology 公司是反对复杂性，倡导高性能和具有成本效益的生产能力的革命领导者。


- John Ghekiere, ClassOne Technology 公司产品和技术副总裁  
Cody Carter, ClassOne Technology 公司产品工程师



21

## 编者寄语 Editor's Note

### 4 走向光子芯片 Towards photonic intergrated circuits - 赵雪芹



6

## 行业聚焦 Industry Focus

- 5 格芯推出新一代硅光平台 GF Fotonix
- 5 Thermo Scientific Centrios HX 电路编辑系统
- 6 EVG 与 Teramont 合作实现 PIC 封装技术
- 6 快速低功耗 8 位柔性微处理器
- 7 3D 视觉 BGA 芯片外观检测设备
- 8 晶盛机电全自动金刚石生长炉研发成功



8

### 关于雅时国际商讯 (ACT International)



雅时国际商讯 (ACT International) 成立于1998年，为高速增长的中国市场中广大高技术行业服务。ACT通过它的一系列产品—包括杂志和网上出版物、培训、会议和活动—为跨国公司和中国企业架设了拓展中国市场的桥梁。ACT的产品包括多种技术杂志和相关的网站，以及各种技术会议，服务于机器视觉设计、电子制造、激光/光电子、射频/微波、化合物半导体、半导体制造、洁净及污染控制、电磁兼容等领域的约二十多万专业读者及与会者。ACT亦是若干世界领先技术出版社及展会的销售代表。ACT总部在香港，在北京、上海、深圳和武汉设有联络处。www.actintl.com.hk

### About ACT International Media Group

ACT International, established 1998, serves a wide range of high technology sectors in the high-growth China market. Through its range of products -- including magazines and online publishing, training, conferences and events -- ACT delivers proven access to the China market for international marketing companies and local enterprises. ACT's portfolio includes multiple technical magazine titles and related websites plus a range of conferences serving more than 200,000 professional readers and audiences in fields of electronic manufacturing, machine vision system design, laser/photronics, RF/microwave, cleanroom and contamination control, compound semiconductor, semiconductor manufacturing and electromagnetic compatibility. ACT International is also the sales representative for a number of world leading technical publishers and event organizers. ACT is headquartered in Hong Kong and operates liaison offices in Beijing, Shanghai, Shenzhen and Wuhan.

### 关于《半导体芯科技》

《半导体芯科技》(原半导体科技)中国版 (SiSC) 是全球最重要和最权威的杂志Silicon Semiconductor的“姐妹”杂志，由香港雅时国际商讯出版，报道最新半导体产业新闻、深度分析和权威评论。为中国半导体专业人士，提供他们需要的商业、技术和产品信息，帮助他们做出购买决策。《半导体芯科技》内容覆盖半导体制造、先进封装、晶片生产、集成电路、MEMS、平板显示器等。杂志服务于中国半导体产业，包括IC设计、制造、封装及应用等。

### About Silicon Semiconductor China

Silicon Semiconductor China is the 'sister' title to Silicon Semiconductor - the world most respected and authoritative publication, published by ACT International in Hong Kong (former SST China), reports the latest news, in-depth analysis, and authoritative commentary on the semiconductor industry. It provides for Chinese semiconductor professionals with the business and technology & product information they need to make informed purchasing decisions. Its editorial covers semiconductor manufacturing, advanced packaging, wafer fabrication, integrated circuits, MEMS, FPDs, etc. The publication serves Chinese semiconductor industry, from IC design, manufacture, package to application, etc.

# 目录 CONTENTS

- 8 芯和半导体发布新品 Hermes PSI
- 9 面向微纳器件制造的微导 ALD 和 PEALD 技术
- 10 AI 技术解决超高功率和超高信号数 IC 的测试挑战
- 12 ERS 新一代 FOWLP 翘曲矫正 / 热拆键合一体机
- 12 2022 年全球晶圆厂设备支出预计突破千亿美元大关



12

## 观点 Viewpoints

- 13 制造商如何通过恰当管理 IP 复用获利  
Manufacturers can reap dividends by properly managing IP reuse
- 16 疫情之后如何重新塑造 IC 制造业  
Pandemic lessons learned will shape IC manufacturing well beyond 2022



16

## 技术 Technology

- 26 采用前馈光刻和异常值控制技术提高 FOPLP 良率  
Outlier control technology and feedforward lithography can boost FOPLP yield
- 32 利用原子力显微镜对半导体制造中的缺陷进行检测与分类  
Detecting and classifying defects in semiconductor manufacturing via atomic force microscopy
- 35 采用 eMRAM 实现低功耗先进节点 SoC  
Using eMRAM to design low power SoC at advanced nodes



32

## 40 广告索引 Ad Index

### 《半导体芯科技》编委会（排名不分先后）

刘胜 教授  
武汉大学 工业科学研究院执行院长

郭一凡 博士  
日月光集团工程副总经理

姚大平 博士  
江苏中科智芯集成科技有限公司总经理

汤晖 教授  
广东工业大学、精密电子制造技术与装备国家重点实验室

于大全 教授  
厦门云天半导体创始人  
须颖 教授  
中国仪器仪表学会显微仪器分会副理事长

罗仕洲 教授  
磐允科技总经理  
林挺宇 博士  
广东芯华微电子技术有限公司总经理

杨利华 院长  
两江半导体研究院

王文利 教授  
西安电子科技大学电子可靠性(深圳)研究中心主任  
雅时国际商讯顾问

张昭宇 教授  
香港中文大学(深圳)理工学院  
深圳半导体激光器重点实验室主任

刘功桂 教授级高工  
中国电器科学研究院股份有限公司威凯技术中心主任

云星 总经理  
深圳安博电子有限公司

张弛 总裁  
深圳贝特莱电子科技股份有限公司

乔旭东 博士  
深创投集团投资发展研究中心总经理

徐开凯 教授  
电子科技大学、电子薄膜与集成器件国家重点实验室

何进 教授  
北京大学教授、深圳系统芯片设计重点实验室主任

## 走向光子芯片

随着人工智能、5G 通信、物联网等技术的快速发展，数据中心和数百亿部物联网设备每年生成大量数据，并且数据中心的功耗不断提高，因而我们迫切需要创新解决方案，以便更快地传输数据和进行计算，并提高能效。面对这些重要的市场需求，充分发挥光子技术的潜能，利用光子集成电路 (PIC) / 硅光技术传输和处理数据，成为未来的发展趋势。

根据市场研究公司 Yole 预测，未来几年用于数据中心的硅光电子收发器市场将以 40% 的复合年增长率快速增长，到 2025 年将达到 50 亿美元以上。另有预测，在 2021-2026 年之间，光学网络模块市场将保持 26% 的年复合增长率，到 2026 年，市场规模将达到约 40 亿美元。

近年来，对于硅光设计 / 制造平台、共同封装光学器件、光互连、光网络的研发和新品很多，业界在发展光子技术方面已经做出很多努力。例如，2021 年底，Tower Semiconductor 与 Juniper Networks 合作推出全球第一个硅光子 (SiPho) 代工工艺平台。该平台可以将 III-V 激光器、半导体光放大器 (SOA)、电吸收调制器 (EAM) 和光电探测器与硅光子器件共同集成在一个芯片上，从而实现更小、更多通道数和更节能的光学架构和解决方案，解决了数据中心和电信网络中的光学连接问题，以及人工智能 (AI)、激光雷达和其他传感器中的新兴应用。该平台可用于为广泛的市场创建高度集成的光子集成电路。

近日，格芯® (GLOBALFOUNDRIES®) 又推出新一代硅光解决方案，并与行业领导者合作，提供功能丰富的独特创新解决方案，共同应对数据中心当前面临的严峻挑战。

格芯推出新型硅光平台 Fotonix™，与 Cadence、Synopsys 及 Ansys 合作进行 PDK 开发，共同创建强大的设计生态系统，并与合作公司共同设计定制制造流程。由于涉及大量复杂的混合信号，光子代工过程非常困难，验证设计的工作也非常困难。格芯的 Fotonix 平台不仅仅是纯粹的制造能力，因为制造工艺真正困难的事情是将设计概念转换为可制造的设计。流程设计规则必须足够严格，以便可以制造所定义的任何内容，但也必须足够灵活，以免造成痛苦，因此，创建强大的设计生态系统至关重要。

硅光技术被公认为是推动数据中心革新的必备技术。北京邮电大学李培刚教授认为：尽管硅光技术日趋成熟，硅光芯片即将进入规模化商用阶段，但是仍存在需要突破的技术瓶颈，如设计工具非标准化、硅光耦合工艺、晶圆自动测试及切割等技术性挑战。电子集成电路和光子集成电路之间是互补的关系。硅光芯片目前还没有电子芯片成熟，所以未知的因素很多，未来应把两者很好地衔接起来。

赵雪芹

**社长 Publisher**麦协林 Adonis Mak  
adonism@actintl.com.hk**主编 Editor in Chief**赵雪芹 Sunnie Zhao  
sunniez@actintl.com.hk**出版社 Publishing House**雅时国际商讯 ACT International  
香港九龙 B,13/F, Por Yen Bldg,  
长沙湾青山道478号 478 Castle Peak Road,  
百欣大厦 Cheung Sha Wan,  
13楼B室 Kowloon, Hong Kong  
Tel: (852) 2838 6298  
Fax: (852) 2838 2766**北京 Beijing**

Tel/Fax: 86 10 64187252

**上海 Shanghai**

Tel: 86 21 62511200

Fax: 86 21 52410030

**深圳 Shenzhen**

Tel: 86 755 25988573 /25988567

Fax: 86 755 25988567

**武汉 Wuhan**

Tel: 86 27 59233884

**UK Office**

Angel Business

Communications Ltd.

6 Bow Court,

Fletchworth Gate,

Burnsall Road, Coventry,

CV56SP, UK

Tel: +44 (0)1923 690200

Chief Operating Officer

Stephen Whitehurst

stephen.whitehurst@angelbc.com

Tel: +44 (0)2476 718970



© 2022 版权所有 翻印必究

## 格芯推出新一代硅光平台GF Fotonix

格芯® (GLOBALFOUNDRIES®) 宣布推出新一代颠覆性的硅光平台 GF Fotonix™, 通过在单个硅芯片中结合光子系统、射频 (RF) 组件和高性能 CMOS 逻辑, 将以前分布在多个芯片上的复杂工艺整合到单个芯片上, 应对数据中心当前数据量迅猛增长挑战, 同时显著降低功耗。

### 格芯的解决方案以光速传输和计算数据

GF Fotonix 是一个单芯片平台, 在业界首先将差异化 300mm 光子功能和 300GHz 级别 RF-CMOS 结合在单个硅晶圆上, 从而提供出色的性能。GF Fotonix 通过在单个硅芯片上组合光子系统、射频 (RF) 元件、CMOS 逻辑电路, 将以前分布在多个芯片上的复杂工艺整合到单个芯片上。

格芯是唯一提供 300mm 单芯片硅光解决方案的纯晶圆代工厂, 该解决方案展示了出色的单位光纤数据传输速率 (0.5Tbps/ 光纤)。这样可以构建 1.6-3.2Tbps 的光学小芯片, 从而提供更快速高效的数据传输, 并带来更好的信号完整性。此外, 由于系统误码率降低到了万分之一, 它还能够支持下一代人工智能 (AI)。

GF Fotonix 实现了光子集成电路 (PIC) 上的更高集成度, 让客户能够集成更多的产品功能, 从而简化物料清单 (BOM)。最终客户能够通过增加的容量和功能, 实现更出色的性能。该新型解决方案还实现了创新的封装解决方案,

例如大型光纤阵列的无源连接, 支持 2.5D 封装和片上激光器。

GF Fotonix 解决方案将在格芯位于纽约州马耳他的先进制造厂中生产, PDK 1.0 将于 2022 年 4 月发布。EDA 合作伙伴 Ansys、Cadence Design Systems, Inc. 和 Synopsys 均提供了设计工具和流程, 以支持格芯的客户及其解决方案。格芯为客户提供参考设计套件、MPW、测试、晶圆厂前端和后端服务、交钥匙和半导体制造服务, 帮助客户更快地将产品推向市场。

此外, 对于光学系统需要分立式高性能射频解决方案的客户, 格芯还宣布将为 SiGe 平台增加新功能。格芯的高性能硅锗 (SiGe) 解决方案旨在提供下一代光纤高速网络传输信息所需的速度和带宽。

格芯高级副总裁兼计算和有线基础架构业务部总经理范彦明 (Amir Faintuch) 表示: “硅光现在被公认为是推动数据中心革新的必备技术, 而我们领先的半导体制造技术加快了硅光成为主流的进程。GF Fotonix 是一个功能丰富的平台, 能够应对更为紧迫、复杂而困难的挑战, 例如在光学网络、超级量子计算、光纤入户 (FTTH)、5G 网络、航空航天和国防领域。”

更多信息, 请访问 [gf.com/siliconphotonics](http://gf.com/siliconphotonics)

## Thermo Scientific Centrios HX 电路编辑系统

Thermo Fisher Scientific (赛默飞) 推出了 Thermo Scientific Centrios HX 电路编辑系统。该电路编辑解决方案允许半导体制造商通过对当今尖端器件的高分辨率成像和精确编辑来优化成功率。

随着半导体尖器件变得越来越复杂, 需要更高精度的电路编辑工具来优化产品功能并交付原型以保持项目正常进行。与其他商用解决方案相比, Centrios HX 及其新型 Celta FIB 柱为复杂的电路修改提供了更高分辨率、束流和着陆能量, 而不会对电路性能或完整性产生不利影响。这项创新使半导体制造商能够



加快上市时间, 同时最大限度地降低与掩模相关的开发成本。


Thermo Fisher 半导体业务副总裁兼总经理 Mohan Iyer 表示: “随着半导体技术的进步, 我们的客户持续设计新技术并将其推向市场, 因此 FIB 电路编辑的战略重要性也不断增长。下一代逻辑器件, 利用埋藏电源轨有效地阻挡了对有源电路区域的访问, 将会带来新的挑战。Centrios HX 旨在支持我们的客户满足半导体行业不断发展的电路编辑要求, 能够打开阻挡金属的窗口以进行高级编辑和故障定位。”

## EVG与Teramount合作实现 PIC 封装技术


EV Group (EVG) 是一家为 MEMS、纳米技术和半导体市场提供晶圆键合和光刻设备的供应商，Teramount 是一家提供将光纤连接到硅芯片的可扩展解决方案的供应商。EVG 和 Teramount 宣布，双方合作实现了晶圆级光学器件解决方案，可以解决硅光子学的一个主要障碍——光纤芯片封装。此次合作是将 EVG 的纳米压印光刻 (NIL) 技术、专业知识和服务，应用于 Teramount 的 PhotonicPlug 技术而实现。

在此次合作中，标准 CMOS 晶圆在实现硅光子芯片制造后，再使用 EVG 的 NIL 技术进行后处理，以实现 Teramount 独特的“自对准光学器件”，比如反射镜和透镜等光学元件。这样可以灵活地从芯片中提取光束，并轻松连接到大量光纤。此外，它还具有晶圆级光学检测能力，可优化硅光子晶圆制造。

此次合作在位于奥地利圣弗洛里安 EVG 总部的 NILPhotonics 能力中心进行。NILPhotonics 能力中心为 NIL 供应链中的客户和合作伙伴提供了一个开放式创新孵化器，以合作创新光子器件和应用，缩短开发周期和上市时间。在与 Teramount 的合作过程中，EVG 提供工艺开发和生产服务，以及 CMOS 和光子制造方面的专



在硅光晶圆上制造晶圆级光学器件的纳米压印技术被用于 PhotonicPlug 光纤组装



将 PhotonicPlug 组装在硅光子芯片（采用晶圆级光学器件处理）上

业知识，从而加速 Teramount 的 PhotonicPlug 技术的商业化。

数据中心、电信网络、传感器和人工智能 (AI) 高级计算中的新兴应用对高速数据传输的需求呈指数级增长。这反过来又推动了能够经济高效地扩大硅光子芯片生产的解决方案开发，因为硅光子芯片能够实现超高带宽性能。EVG 和 Teramount 的合作旨在解决这个问题。

Teramount 首席执行官 Hesham Taha 表示：“我们与 EVG 合作非常成功地在晶圆级光学器件和硅光子晶圆制造之间实现了创新的协同作用。通过向行业提供这种能力，Teramount 解决了进一步采用光连接的主要障碍之一，

这对于许多需要高速数据传输和低功耗的应用来说至关重要。”

“Teramount 的 PhotonicPlug 硅光子封装技术是提高光学性能的一种新方法，我们很高兴成为 Teramount 的合作伙伴，帮助将其推向市场。这是通过 NILPhotonics 能力中心在 EVG 的工艺和设备专业知识的支持下开发的创新技术的最新示例，我们希望帮助更多合作伙伴和客户将新想法转化为创新产品。” EV Group 企业技术开发和 IP 总监 Markus Wimlinger 表示。

## 快速低功耗 8 位柔性微处理器


在 2022 年国际固态电路会议 (2022 ISSCC) 上，世界领先的纳米电子和数字技术研究和创新中心 imec，与合作伙伴 KU Leuven 和 PragmatIC Semiconductor，共同展示了速度最快的 8 位微处理器。该处理器采用 0.8 微米金属氧化物柔性技术制造，能够实时运行处理复杂的汇编代码。

该微处理器采用独特的数字设计流程设计实现，这个设计流程允许为金属氧化物薄膜技术创建新的标准单元

库，金属氧化物薄膜技术适用于设计各种广泛的物联网应用。imec 的代工合作伙伴——柔性电子产品制造的全球领导者 PragmatIC Semiconductor 提供了强大的薄膜技术支持，将大约 16,000 个金属氧化物薄膜晶体管集成到 24.9 平方毫米的柔性芯片上。

对于需要低成本、薄、柔性和 / 或适形器件的应用，基于薄膜晶体管技术的柔性电子产品更优于基于 Si CMOS





的电子产品。柔性电子技术已经开始应用在医用贴片传感器和 RFID 标签等领域，并成为平板显示器的发展驱动力。但是目前尚缺少柔性微处理器，用以执行更复杂的信号处理计算——例如将计算功能添加到广泛的物联网应用中。

这次 imec 采用 0.8 微米的铟镓锌氧化物 (IGZO) 晶体管技术设计的柔性 8 位微处理器，能够执行物联网应用的各种复杂的计算。imec 首席科学家 Kris Myny 表示：“我们的柔性微处理器在物联网应用中表现了出色的性能，包括高速（最大运行速度为 71.4kHz），低功耗（以 10kHz 运行时为 11.6mW，在最大运行速度时为 134.9mW），以及高晶体管集成密度（在 24.9mm<sup>2</sup> 的芯片中集成约 16,000 个栅极长度为 0.8μm 的晶体管）。”在 ISSCC 2022 上，

imec 还通过运行流行的 Snake 游戏的复杂汇编代码来展示其电路的实时正确工作。


借助这种新型柔性微处理器，imec 解决了与单极系统设计相关的主要挑战。Kris Myny 介绍：“基于 IGZO 的金属氧化物薄膜晶体管本质上是 n 型的。与互补技术相比，这导致电路具有更高的（静态）功耗。为了解决这个问题，我们从 MOS6502 微处理器（这是有史以来最有影响力的微处理器之一）的开源文件开始创建了自己的设计流程。为了使我们的柔性 6502 微处理器在面积、功率和速度方面实现最佳设计，我们使用伪 CMOS 作为逻辑系列，设计了单元和逻辑门的数目。这种独特的设计流程，使我们能够为金属氧化物薄膜技术创建一个新的标准单元库，该库可用于支持研究金属氧化物薄膜技术的创新应用。”

为了制造这种柔性微处理器，imec 的代工合作伙伴 PragmatIC 提供柔性集成电路的快速原型设计和高产量批量制造。PragmatIC 产品开发副总裁 Brian Cobb 表示：“直到最近，还没有成熟且强大的技术能够集成如此大量的薄膜晶体管。我们开创性的 FlexLogIC 代工服务现在能够以超低成本快速实现此类复杂的新设计，并在薄而柔性的晶圆上交付 IC。我们的 FlexIC Foundry 服务会继续支持像 imec 这样的设计团队扩大柔性电子产品的设计和应用。”

## 3D视觉BGA芯片外观检测设备

中科院合肥物质科学研究院智能机械研究所仿生智能中心在自主开发的软件平台上实现了 3D 视觉测量技术、视觉缺陷检测等项技术的完美融合，解决了国内首款国产 GPU—凌久 GP102 的外观检测问题。目前首台具有自主知识产权的 BGA 芯片外观检测设备已正式交付并通过验收。

为满足芯片出厂质量控制和芯片可追溯性需求，科研团队经过半年的产品研发和测试工作，成功研制出具有自主知识产权的 BGA 芯片外观检测设备 A3DOI-BGA，该设备可批量采集芯片的三维图像数据、平面 RGB 图像数据、激光点云数据等，结合传统及人工智能算法，实现测量精度、缺陷识别率等各项性能指标的完全达标，部分指标可超越相关进口检测设备。该设备的核心传感器均来自国产，具备微米级别超高测量精度，可兼容多种 BGA 封



BGA 芯片外观检测设备及其显示界面

装芯片检测，实现芯片成品 3D 形貌测量。

A3DOI-BGA 的成功交付标志着团队自主研发的 3D 视觉测量技术正式走出实验室，为国内的芯片制造用户提供专业、高精度、可靠的视觉技术服务和成套检测设备。

## 晶盛机电全自动金刚石生长炉研发成功

晶盛机电晶体实验室经过半年多的工艺测试，研发成功全自动 MPCVD 法生长金刚石设备（型号 XJL200A），成功生长出高品质宝石级的金刚石晶体，标志着晶盛机电在硅、蓝宝石、碳化硅等晶体生长设备家族再添一新成员。


金刚石晶体又称钻石，是碳化硅、氮化镓之后具有代表性的新一代半导体材料，被誉为“终极半导体”材料，还广泛用于取代天然钻石的高端首饰领域。

MPCVD 方法生长金刚石晶体具有速度较快，质量好，尺寸大等优点。此次 XJL200A 金刚石生长炉还成功解决了传统的 MPCVD 培育钻石生长技术的行业痛点：对多晶及生长裂纹等缺陷的判断、对晶体温度和生长厚度等关键生长参数的控制都依赖人工判断，克服了目前人工培育钻石过程中质量控制和规模化生产的瓶颈。该设备

经过长晶测试表明，能一次可以实现 20 颗以上 4-5 克拉毛坯钻石的生产能力，设备稳定性好，综合生长良率高，为大规模的生产提供了自动

化操作的基础。项目负责人表示，目前已经完成了设备定型和批量工艺开发，设备即将投放市场，能为客户提供一站式解决方案。

晶盛机电长期聚焦半导体材料生长和加工的技术创新。此次金刚石晶体生长炉研制成功，再次彰显了公司强大的技术研发实力。



## 芯和半导体发布新品Hermes PSI

国产 EDA 行业的领军企业芯和半导体，在近日举行的全球半导体设计大会 DesignCon 2022 上正式发布了新品 Hermes PSI。这是一个针对封装与板级信号及电源完整分析的 EDA 分析平台。

Hermes PSI 是芯和半导体发布的首款电源完整性分析工具。此次发布的 2022 版本首先专注于封装与板级的 DC IR 压降。它可以导入所有常见的封装与 PCB 设计格式，并为整个供电系统提供高效的直流电源完整性分析，使用户检查直流电压降、电流和电流密度分布等。Hermes PSI 的仿真基于流程化操作、易于上手和设置，降低了用户的使用门槛。通过仿真，该工具可以报告直流电压降并判断电源是否符合规范要求，便于用户的设计迭代。此外，Hermes PSI 还可以输出相应的电压降、电流密度和功率密度彩图，并具有基于 layout 的彩色显示和热点指示。

除了 Hermes PSI，芯和半导体还在大会上带来了其先进封装解决方案和高速数字解决方案的重要升级，以下是其中的部分亮点：

1. 2.5D/3DIC 先进封装电磁仿真工具 Metis: 其内嵌的矩量法求解器得到了进一步的提升，从而为用户带来更佳的仿真性能；新增了向导流程 (wizard flow)，一步一步指

导用户轻松实现 2.5D/3DIC 与封装的分析；改进了多项先进功能，包括 TSV 支持，PEC 平面端口，芯片 - 封装堆叠增强等功能。

2. 3D 电磁仿真工具 Hermes 3D：最新的升级支持了多机 MPI 仿真，从而实现对任意 3D 结构进行大规模仿真，包括 wire-bonding 封装、连接器、电缆、波纤等。新版本启用了最新的自适应网格技术，实现了更高的模拟精度，并在易用性和性能方面进行了多项改进，包括 E/H 场显示、layout 编辑、wire-bond 批量编辑等。

3. 升级后的 ChannelExpert 提供了一种快速、准确和简单的方法来评估、分析和解决高速通道信号完整性问题。它支持 IBIS/AMI 仿真。类似原理图编辑的 GUI 和操作，使用户通过 SerDes、DDR 分析来快速构建高速通道、运行通道仿真、检查通道性能是否符合规范等。此外，ChannelExpert 还包括了其他分析，如统计眼图分析、COM 分析等。

4. 升级后的高速系统仿真套件 Expert 系列中的其它工具，包括 SnpExpert, ViaExpert, CableExpert, TmlExpert，各自的易用性都得到了进一步的提高，并添加了更多内置的模板。用户可以更轻松地实现 S 参数的分析评估以及过孔、电缆、传输线分析等。

## 面向微纳器件制造的微导 ALD和PEALD技术

江苏微导纳米科技股份有限公司，是一家面向全球的高端设备制造商，专注于先进薄膜沉积装备的开发、设计、生产和服务。微导的业务涵盖半导体、新能源、柔性电子和纳米技术等工业领域。公司以原子层沉积技术为核心，致力于先进微、纳米级薄膜沉积技术和设备的研究与产业化应用，为光伏、集成电路、柔性电子等半导体与泛半导体行业提供高端装备与技术解决方案。

随着对微处理器和存储器的计算速度和功率需求的持续增加，同时又降低其功耗和尺寸，使得半导体器件制造经受着越来越大的挑战。特别是在“后摩尔定律”时代，纳米级器件结构需要薄膜的沉积和去除精确控制在原子层级别。原子层沉积 (ALD) 技术已经衍变成为下一代新型器件制造战略中的关键技术，并使摩尔定律得以进一步延伸。

### 微导龙系列高级ALD薄膜系统

微导的原子层沉积 (ALD)、等离子体原子层沉积 (PEALD) 技术是原子级薄膜沉积解决方案的关键技术，可广泛用于晶体管、存储器、图案化、金属互连和 3D 封装等应用。

微导的龙系列团簇平台由多个工艺腔与市场先进的商业晶圆自动化系统集群而成，为尖端半导体制造提供原子级薄膜沉积工艺完整的解决方案。

微导龙系列高级 ALD 薄膜沉积系统专用于 200mm、300mm 和 450mm 晶圆工艺的单片量产 ALD 镀膜设备。具有热 ALD、等离子体 ALD 和原子层蚀刻等多种型号，与主流商业自动化团簇平台集群。自有专利设计的反应器可以沉积多种材料，并确保极限保形和均匀的 ALD 薄膜沉积。产品具有高度薄膜均匀度、高产能、高可靠性以及高性价比等特点，各项性能指标均超出同类国产化设备，达到国际先进水平。

微导近期喜获多台订单，微导总经理周仁表示：微导自主研发的此类产业化设备完全满足先进制程对半导体设备性能的严格要求，适用于 28nm 乃至更先进技术节点的制程工艺设备，助力客户在制程技术要求日趋复杂的背景下从容应对行业挑战，同时也打破了客户因国外设备垄断而导致的发展瓶颈，进而有力推动半导体行业设备的多元化和产业化健康发展。

## 先进的倾斜和 旋转点胶

该技术通过在组装件的周围侧面精确点胶，能减少沾粘区域，改善底部填充的毛细管流动。



用于半导体封装的  
印刷、点胶、回流焊、  
清洗和热处理设备

**TW | EAE**

**Electronic Assembly Equipment**

## AI 技术解决超高功率和超高信号数 IC 的测试挑战


人工智能 (AI) 曾经是科幻电影的素材, 现在以多种形式出现, 从手机中的个人助理到个性化的电影推荐, 再到基于无人机的管道检查, 等等。AI 神经网络的学习方式与其生物学对应物大致相同, 通过示例和重复, 而不是标准计算机编程的顺序逻辑。AI 神经网络包括大量相互连接的节点, 每个节点都相当于一个神经元。从本质上讲, 每个节点都可以被认为是一个独立的算法, 随着网络获得智能并得出解决方案, 它与对等节点交换数据。一般来说, 这个过程需要大量的计算能力来持续模拟每个训练周期中每个节点的行为。所有这些都使 AI 的机器学习成为大规模并行处理的理想选择。

### 先进封装需要 AI 探测解决方案

大规模并行性曾经只存在于超级计算机领域, 但芯片技术的最新进展使其现在可以驻留在集成了数十亿个晶体管的单个 IC 基板上。该领域的一个关键突破是先进封装的出现, 它允许将多个逻辑功能定位在彼此非常接近的位置, 以最大限度地提高速度并最大限度地降低能耗。

在进行先进封装的芯片堆栈之前, 必须对每一层进行功能验证, 可能包括多达 4000 个微凸块 (microbump) 的测试点, 这些测试点通向数据路径、电源和接地。微凸块测试点的位置非常接近, 间距通常小于 45 微米。每个微凸块只有大约 25 微米的非常小的探测长度。

热量问题使这一挑战变得更复杂。在晶圆级有非常大量的测试点, 在探测操作期间它们会产生大量热量。为了防止过载而烧坏探头和测试结果无效, 必须在整个测试周期中持续监控热量水平。



FormFactor 的新一代晶圆探测卡能够应对以上各种挑

战, 该卡可以成功地落在直径小至 25 微米 (比人类发丝还细小) 的微凸块阵列上。在操作过程中, 每个探头可以承载超过一安培的电流, 而不会过热和翘曲。这一切都是依赖其专有的 MEMS 技术和精心配制的可抵抗热和机械应力影响的金属合金来完成的。

### TESLA300 高功率半导体晶圆探测系统

FormFactor 推出应用于汽车、可再生能源和工业领域的高功率半导体晶圆探测系统。新的 TESLA300 系统可自动测量 300 毫米晶圆上的高压和大电流 IGBT 及功率 MOSFET 器件, 并降低测试成本, 加快开发速度。

TESLA300 专为 IGBT 和功率 MOSFET 器件测量而设计, 可在高压 10,000 V 和高达 600 A 电流下的 300 毫米晶圆上提供准确测量数据。



TESLA300 集成了新的抗电弧和晶圆自动化功能, 可在  $-60^{\circ}\text{C} \sim +300^{\circ}\text{C}$  宽度范围内实现高吞吐量、无人值守的测试, 从而加快功率器件的开发, 并降低生产成本。

汽车、能源和工业应用推动当今功率器件的增长; Yole Développement 预测, 在 2020 - 2026 年期间, 用于电动和混合动力电动汽车的功率器件市场将以 26% 的复合年增长率增长, 到 2026 年达到 56 亿美元。为了满足市场需求, 主要 IDM 和代工厂正在研究新材料并开始 300mm 晶圆上制造功率器件。

凭借其独特的功能和 300mm 自动化能力, TESLA300 系统为研发技术需要和生产测试应用提供了理想的支持。FormFactor 系统业务部副总裁兼总经理 Jens Klattenhoff 表示: “汽车市场对功率半导体的需求增加正在推动 IDM/代工厂将更多的生产转移到 300mm 晶圆上, 同时保持严格的零缺陷质量标准。凭借专为自动化和优化晶圆上高压和大电流测量而设计的创新技术, 新型 TESLA300 系统可以帮助我们的客户加快 300 毫米晶圆上新型功率器件的上市时间。”

# 2022深圳国际传感器技术与应用展览会暨高峰论坛

2022 Shenzhen International Sensor Technology and Application Exhibition and Summit

2022年6月22-24日 深圳国际会展中心(宝安新馆)

June 22-24, 2022

Shenzhen World Exhibition & Convention Center

20000 m<sup>2</sup> 规模

20000+ 专业观众

200+ 主流媒体

100+ 采购团

30+ 高端论坛

## 指导单位

中国电子元件行业协会敏感元器件与传感器分会  
中国仪器仪表学会传感器分会

## 主办单位

广东智展展览有限公司  
香港智展国际有限公司

## 鸣谢单位

湖南省传感器产业促进会  
深圳市物联网智能技术应用协会  
珠海市物联网协会  
浙江省半导体行业协会  
广州市半导体协会  
深圳市集成电路产业协会  
《仪表技术与传感器》

## 同期活动

★ 2022深圳国际传感器技术与应用高峰论坛

MEMS及智能传感器技术研讨会

境外采购商洽谈会

传感器新产品、新技术推广会

工程师沙龙活动

一对一供需对接会

## 展览范围

各类传感器展区

传感器设计与制造设备、原材料及元器件展区

传感器芯片、嵌入式系统及相关集成模块展区

仪表仪器展区

终端应用展区

广东智展展览有限公司 wise 智展 ufi  
WISE EXHIBITION (GUANGDONG) CO.,LTD.  
Member  
国际展览业协会

地址：广州市海珠区金菊路15号佳兴大厦307室  
电话：020-29193588 29193589  
传真：020-29193591  
邮箱：ex36035@126.com  
网址：www.sensor-expo.com.cn



扫描二维码，了解更多展会信息

## ERS新一代FOWLP翘曲矫正/热拆键合一体机

半导体制造业提供温度管理解决方案的领导者——ERS electronic 公布了第三代旗舰热拆键合机 ADM330 的具体细节。该机器最初于 2007 年作为同类产品中的首台被引入市场。自此，它便受到业界的普遍关注，在全球大多数半导体制造商和参与先进封装的 OSAT 生产车间都可以看到这台机器的身影。



“很高兴公布这台机器升级的具体细节。这些改进让我们得以持续提供强大的系统，以满足先进封装不断变化的工艺要求，” ERS electronic 扇出设备业务经理 Debbie-Claire Sanchez 说。

Yole Développement 半导体、内存和计算技术与市场分析师 Gabriela

Pereira 宣布：“到 2026 年，扇外型封装的市场价值预计将达到 34 亿美元以上，年复合增长率为 14%，主要由 5G、HPC 和 IoT 应用驱动。”在这种动态背景下，主要的技术挑战之一是由于所应用的不同材料之间的 CTE 不匹配而造成的重组晶圆的翘曲。ERS electronic 今天宣布的新一代热拆键合机 ADM330 将是一个解决方案，可以实现翘曲调整的改善，并有助于减少产量损失。

全新设计的新一代 ADM330 现亮相先进封装市场，该设备现已完全符合 GEM300 SEMI 的标准，可以无缝集成到自动化工厂和工业 4.0 的架构中。由于采用了强真空温度卡盘（性能是原先的三倍），翘曲矫正功能也得到了大幅提升。新一代 ADM330 还提供了可选的附加功能，允许单独激光标记，以提高晶圆的可追溯性。

## 2022年全球晶圆厂设备支出预计突破千亿美元大关


SEMI 最新的季度《世界晶圆厂预测报告》(World Fab Forecast) 指出，2022 年全球前端晶圆厂设备支出预计将比去年同期增长 18% (YOY)，达到 1070 亿美元的历史新高，这是在 2021 年激增 42% 后的连续第三年增长。

SEMI 总裁兼首席执行官 Ajit Manocha 表示：“全球晶圆厂设备支出首次突破 1000 亿美元大关，是半导体行业的一个历史性里程碑。这是对不断增加和升级产能来应对各种市场和新兴应用的不懈努力的肯定，巩固了产业长期增长的预期，使电子产品能够满足数字世界的需求。”

SEMI 企业营销和市场情报团队的副总裁 Sanjay Malhotra 表示：“预计 2023 年全球晶圆厂设备支出将继续保持健康增长，将保持在 1000 亿美元以上。我们预计全球半导体产能将在今明两年保持稳定增长。”

### 按地区划分的晶圆厂设备支出

中国台湾地区预计将在 2022 年引领晶圆厂设备支出，投资同比增长 56%，达到 350 亿美元；其次是韩国，达到 260 亿美元，增长 9%；中国为 175 亿美元，比去年的峰值下降 30%。预计欧洲 / 中东地区今年的支出将达到创纪录的 96 亿美元，虽然总额相对较小，但同比增长 248%。



中国台湾、韩国和东南亚预计也将在 2022 年实现创纪录的投资。报告显示，2023 年美洲的晶圆厂设备支出达到峰值，达到 98 亿美元。

### 产能继续扩大

SEMI《世界晶圆厂预测报告》(World Fab Forecast) 显示，在继 2021 年增长了 7% 之后，全球产能今年将增长 8%，2023 年将增长 6%。晶圆厂产能上一次出现 8% 的年同比增长率是在 2010 年，当时每月产能为 1600 万片晶圆（8 英寸等效）——大约是 2023 年预计每月 2900 万片晶圆（8 英寸等效）的一半。◆



# 制造商如何通过恰当管理IP复用获利

Perforce公司是处理知识产权（IP）保护相关的复杂问题的专家，积极推动在制造业中安全地重复使用知识产权。本文探讨了在半导体制造业中知识产权重复使用的挑战和好处。

## 为什么要IP复用？

随着芯片结构变得越来越复杂，对于可重复使用和预先验证的IP模块的需求也在增长。然而，尽管IP重复使用具有很多好处，但在实践中，IP重复使用也面临多种挑战，许多组织仍然觉得IP复用困难重重，需要清楚地了解并从战略上加以解决。除了知识产权管理的低效率（这可能会影响IP复用的潜在好处），防止知识产权泄漏仍然是一个最大的问题，这意味着公司的宝贵资产在未经许可的情况下被使用。

因此，这就引出了一个问题：如果知识产权的再利用是如此棘手，那么它是否值得？可以说，没有知识产权

的再利用，这个行业就无法跟上需求。我们都知道：无论是汽车、物联网还是消费品，上市时间都在缩小。因此，追求全新的设计不是一种明智选择。如今，大多数设计必须从重复使用60%-80%的以前设计开始，以保持进度。但是，直接把以前的设计作为一个起点是行不通的，因为需要增加新的功能。因此，一个设计必须使用较低级别的模块或IP的集合，以适应改进、定制和新的想法。

作为新工作基础的低级IP通常可以有几个来源，如内部开发的以前的设计；创造全新的IP，但其内容被“打包”，可以被重新利用到很多个设计中；最后是第三方IP，来自合作伙伴或者商业IP供应商。事实上，IP再利

作者：Simon Butler, PERFORCE公司方法部门总经理

用本身也是一个商业机会，为许多组织创造了新的收入来源。这种更加开放、协作的方法有助于行业提高开发速度，支持集体创新。

### IP复用并不像想象那么容易

IP重复使用的商业案例非常清楚了，但在实践中，IP再利用具有多种挑战。首先，设计者可能对改变有抵触情绪，担心IP重复使用意味着更多的工作。还有，合适的IP可能难以发现，特别是在一个可能有成千上万个IP需要考虑的生态系统中。

如果不能快速或容易地找到合适的IP资产，就会使人想从头开始，而不是试图重新利用现有的、至少在一开始看起来有点隐蔽的IP。而且不同的团队采用不同的工作区(workspace)，也有不同的偏好工具，这进一步影响了IP的可见性和可及性，特别是当团队处于远程分散的不同情况。此外，虽然每个人都需要以高效、虚拟的方式进行协作，但IP的安全性是最重要的。就像最终产品一样，IP也有实际的市场价值。

理想的情况是，在开发过程中，设计者必须能够很容易地找到IP，而且变更和修改很容易，并使用最小的额外工作量。当与他人共享时，IP应该很容易找到，最好是有一个集中管理的所有IP的目录，并不断维护。目录应涵盖IP所有相关的元数据，也就是我们所说的六个W：Who, What, Where, When, Why, and how (谁，什么，哪里，什么时候，为什么，如何)。该目录需要收集来自世界各地不同贡献者的数据，并跨越不同的工作流程。

在这一点上，工作区管理必须合理化，以支持有效的IP重复使用，使用户可以保持留在他们的环境中，并提供一个统一的视图，以支持协作。然而，有一个注意事项：必须保持数据安全，不是每个人都能看到一切。例如，合同工和顾问可能只能接触到设计的某些部分。显然，组织的安全政策和协议必须始终得到执行；这些政策和协议可能因行业而异，比如专门针对军事应用的国际武器贸易条例(ITAR)限制。

### 最佳实践步骤

幸运的是，可以采取许多步骤来实现更安全、管理更好的知识产权再利用。这些步骤不仅仅是理论上的，而且已经被全球的各种组织成功地实施了。首先，不要拖延，采用支持IP重复使用的管理实践永远不会太早，因为我

们都知道，下一个设计需求就在眼前。第二，恰当的重复利用IP技术将带来更好的长期设计结果，在不同的使用场景中增加测试水平，有助于减少错误。第三，要有全局观念；IP管理在其最薄弱的地方会强大。

最佳实践需要在所有团队中普遍和统一地接受；否则，没有加入的小组可能会破坏整个设计。这并不是危言耸听，那些允许团队在系统外工作的公司都因此而发生了灾难性的失败。必须要普遍统一地执行，封锁任何后门。

作为一个基准，创造一个环境，允许设计者以他们想要的方式工作，但是要让IP系统负责IP生命周期管理的所有方面，支持不同的方法学、设计工具和基础设施。用一个平台来管理和跟踪公司的内部和外部全部IP资产是一个有点新的概念：因为解释说明一个IP的质量、背景、状态和其他因素所需的大部分元数据，通常散落在设计时使用的各种实现和验证工具中，挑战在于如何提取这些元数据，并将其与项目里程碑所发布的对应IP的版本集联系起来。

应该采用综合性产品生命周期管理(IPLM)系统，现在有很多种可用的系统(有些还专注于半导体IP的具体要求)，来处理这些分层的IP/元数据要求，并提供这些版本所需的配套发布流程。在理想情况下，它还能将所需的项目IP版本(IPV)部署到用户工作区，并指导用户随着项目材料清单(BoM)的发展更新这些工作区。这使支持团队能够采取更积极的方法，保持用户跟踪正确的IP版本、了解IP重复使用的最佳实践，并发现新的IP重用候选者。

保证IP的安全性必须成为知识产权管理过程中不可或缺的一个组成部分，PLM产品生命周期管理系统必须要执行以下政策：

- 地理围栏 - 根据用户的物理位置控制其对关键IP资产的访问。
- 部分工作区限制 - 使用单一项目层次控制，来控制个人用户可以使用的IP权限。
- 安全保证 - 跟踪IP的开发，并确保其在生命周期内不能被侵权。

虽然执行这些步骤需要付出相当大的努力，但它们在现在和将来都会得到回报。随着半导体行业的不断发展，硬件和软件资产的复杂性急剧增加，而团队的远程操作比过去更加频繁，更有效的管理、保护和重复使用知识产权必须成为优先事项。◆





2022 WSCE  
世界半导体大会  
暨南京国际半导体博览会



南京江北新区  
NANJING JIANGBEI  
NEW AREA

# 2022世界半导体大会

📅 2022年05月25-27日

📍 南京国际博览中心4、5号馆

200+参展企业, 同场竞艳

5大展区 | 全产业链 | 名企荟萃 | 新秀迭起

半导体设计展区 | 半导体制造展区 | 封装测试展区 | 设备与材料展区  
第三代半导体展区 | 初创展区 | 人才专区

20+行业论坛, 引领风向

2022世界半导体大会开幕式/高峰论坛

长三角集成电路产业创新发展论坛

第三届全球传感器与物联网产业创新峰会

第六届集成电路人才发展高峰论坛

集成电路供应链生态发展论坛

2022中国(国际)元宇宙产业生态大会

第二届IC设计开发者大会

2022世界半导体大会创新峰会

第二届国际汽车半导体创新协作论坛

第三届国际第三代半导体产业发展高峰论坛

第五届中国IC独角兽专精特新论坛

绿色智能家电应用发展论坛

首届先进封装技术创新论坛

“IC Future 2022”芯势力产品发布会

“ 团组观众福利(5人及以上):

1. 报道当天午餐券(每人一张)
2. 团组专属定制横幅
3. 大会会刊
4. 南京市内免费接送(循环班车)



扫码即刻报名



扫码关注我们的

联系我们

参展咨询: 杨青云 18551670502 宋燕妮 15205185603

参观咨询: 戴雨婷 18914721581 媒体推广: 史宜宁 15251839398



## 疫情之后如何重新塑造 IC 制造业

从新冠疫情爆发，到后来持续的芯片短缺及其对于经济复苏带来的影响，半导体行业一直扮演者双重角色，既是痛点，又是促进全球经济恢复的推动力。2022年，在充满挑战的特殊时期，根据目前的假设、事实和策略，我们该如何实现可持续增长。

**在**过去两年中，许多人把半导体行业形容为不寻常的业务。随着制造商努力摆脱由疫情大流行引发的各种危机实现可持续增长，这种形容依然存在。

如果说半导体制造有什么变化可以归因于疫情，那么不同行业之间的一个重要的新认识是，全面复苏将需要增加半导体的生产，从最简单的电源控制器到最先进的 ASIC。目前尚不清楚的是，在供应链持续短缺，而世界越来越依赖先进技术的现实情况下，如何找到满足半导体需求的最佳途径。虽然数字化在 2019 年已经在进行中，但疫情将进化转变为革命。正如我们现在比以往任何时候

都更能理解的那样，革命本质上会破坏现状。

很显然，IC 业务正在蓬勃发展，并将在可预见的未来保持这种状态。市场研究公司 IC Insights 在 2022 年 1 月份发布的最新研究显示：尽管在一百年来最严重的疫情期间，制造业面临挑战，但是半导体销售在 2020 年创下记录之后，在 2021 年全球芯片销售额继续增长了 25%。虽然预计 2022 年将又是一个增长年，但 IC Insights 认为，长期来看，业务增长将回归正常发展周期，2022 年将保持 11% 的相对“适度”的增长率。请记住，在 2020 年之前的 10 年中，任何一年若达到 11% 的增长都会让全球举杯庆祝的。

作者：MARK ANDREWS, SILICON SEMICONDUCTOR 技术编辑

关于 2022 年全球半导体行业的预测，我们可以看到各种各样的见解。美国半导体行业协会 (SIA) 在 2022 年 3 月的报告中表示，预计 2022 年可能会出现一些额外的惊喜，其增长形式可能超过 IC Insights 的预测。因为 2022 年 1 月份，全球 IC 销售额同比增长 26.8%——这一数字是历史上第二高的第一季度开局。一般来说，1 月份的销售通常远低于前一年第四季度的销售额，因为在典型年份的 1 月份，用于世界各地节日礼物的 IC 大部分已被制造、销售并运送给 OEM；第一季度通常是补货、补给和计划如何在接下来的几个月中取得成功的时候。但 2022 年 1 月并不是这样，今年 1 月的重点是填写订单和减少积压。所以 SIA 预计 2022 年可能会出现额外的惊喜。

### 芯片短缺和各国应对策略

先进 IC 和所有类型的半导体短缺已被广泛讨论，成为一些 OEM 报告销售额低于预期的原因。比如苹果公司报告称，由于无法完成产品构建，它“损失”了高达 60 亿美元的销售额。英伟达公司首席财务官 Colette Kress 回应了这一说法，称她的公司并没有实现本可以实现的大量销售额，因为没有保证所有关键组件都按最初预期交付。Kress 预测供应限制的情况可能在年中会得到缓解。但对于她的预测，我们还要考虑到两个方面：第一，如果新冠病毒新变种没有导致感染大幅增加，制造和交付可能会继续改善。第二，疫情之外的其他影响因素，很明显，没有人能准确预测目前的俄罗斯与乌克兰冲突最终可能如何影响包括半导体在内的全球市场。这两方面的不确定性都有可能颠覆市场。

虽然对于需要从一个遥远的地方运输到另一个地方的每一种产品，疫情都对其运输和分销挑战产生了影响，但汽车制造业受影响通常被认为是重工业之首。其实，在一些依赖特定汽车制造商的地区可能是这样，但在国家和全球层面来说，了解真正的因果关系并不像考查一个变量那么简单。像大多数复杂的制造过程一样，汽车生产和销售的成功不能仅仅与一种商品挂钩。事实上，最近的研究似乎表明，有关 IC 短缺对新车销售影响的假设可能被夸大了。缺少一些半导体产品真的是导致汽车销售无货和价格上涨的最终祸首吗？

根据诸多媒体报道，导致汽车供需失衡的半导体芯片短缺始于 2020 年底，2021 年情况加剧，并持续到 2022 年，已经对新车供应和成本产生了巨大影响。此外，缺乏

新车生产导致二手车价格上涨，并且普遍缺乏可供急切买家选用的替代车辆。

导致汽车制造商陷入困境的普遍接受的理由有点像这样：2020 年 3 月，新冠疫情大流行开始，像很多行业一样，全球汽车需求暴跌。汽车制造商对此做出反应，开始关闭工厂并停止从供应商的半导体订单。与许多制造商一样，在大流行前的世界中，相对便宜和快速的货物运输能力导致汽车制造商依赖“零 (just-in-time)”库存策略，该策略有助于降低仓储数月的零部件成本，但是如果重要部件突然无货，需要支付灵活性的替代部件的费用。只要供应链按照既定的绩效指标运行，该业务战略就可以发挥作用。而当集装箱船无法装卸，供应商工厂长时间闲置时，该策略就落空了。

随着疫情蔓延，在 2020 年年中，最初的居家避难变成了一场居家工作范式转变的海啸（这种转变现在才开始大量逆转），全球对手机、电视、电脑和显示器、游戏和家用电器的需求在全球范围内激增，半导体制造商和供应商将生产能力从汽车产品转移到构建这些电子系统所需的商品化组件和 ASIC，满足这些需求的突然增长。

当汽车制造商希望在 2020 年重新开工时，虽然他们停止了通常的库存补货做法，但是却发现半导体供应商已将产能从汽车应用转移到满足对消费电子产品比平时更大的需求。IC 制造商无法及时满足对汽车产品的新需求，因此出现了严重的短缺。这种短缺推高了新车和轻型卡车的价格，同时也让二手车更值钱。

最近，IC Insights 研究人员深入研究了汽车 IC 市场。IC Insights 认为上述普遍接受的情况并不是汽车行业生产短缺背后的完整故事。IC Insights 的研究人员认为，汽车 IC 短缺的真正原因有多种因素：首先，2021 年汽车 IC 需求激增是罪魁祸首，而不是半导体制造商无法增加产量。其次，汽车 IC 在每一代成功新车和轻型卡车中变得至关重要，包括在高级驾驶辅助和安全 (ADAS) 系统、更大的车辆自主性、从传统内燃机和传动系统向电动汽车的转变、车载娱乐和互联网连接等方面，汽车 IC 的作用变得越来越重要。汽车 IC 供应短缺本质上是由于 2020 年需求被压抑，以及每辆车需要更多 IC 的事实。（见图 1）

据研究人员称，与 2020 年相比，2021 年 IC 制造商向汽车行业的出货量实际上增加了 30%，这大大高于 2020 年全球 IC 出货量 22% 的增幅。2021 年向汽车制造商出货的 IC 单元的增长远高于疫情前的 2019 年。此外，




图1: 2011-2021年汽车IC市场出货量

IC 制造商对其汽车制造商客户需求的反应是自 2011 年以来出货量的最大增幅。最近一次汽车 IC 出货量大幅增长是 2017 年，增长了 20%。2017 年汽车 IC 出货量增长突飞猛进在当时被认为是创纪录的，而 2021 年汽车 IC 出货量增长远远超过了它。

那么，我们可以看到的出货量，与公众普遍认为的半导体制造商在需要时没有“升级”的看法，两者之间的不匹配怎么产生的呢？很大程度上是由于感知的主观性，以及全球市场各种复杂因素相互纠缠影响而造成的。据 IC Insights 称，新冠疫情对全球供应链的影响发生在完成一辆汽车制造所需的半导体数量持续增长之际。从本质上讲，汽车 IC 的需求在 2021 年经历了通常所说的“阶梯式”跳跃增长。无论产品是什么，这种增长几乎总是会引发供需之间的暂时不匹配。因此，我们现在可以看到，尽管汽车 IC 出货量增加了 30%，但 IC 制造商仍然无法跟上每辆新车需要更多 IC 的事实，再加上 2020 年下半年和整个 2021 年期间出人意料的高增长需求，这种供需的暂时不匹配就更无法避免了。

由疫情造成的全球半导体制造和 OEM 消费之间的失衡，导致对于最先进芯片的制造地点，以及行业在满足长期需求的同时如何恢复平衡增长，进行重大重新评估。主要问题包括：在亚太地区芯片制造设施的集中；从摩尔定律驱动的器件架构转变为“超越摩尔”范式的冲击和影响；

随着当今最资深的工程师、研究人员和技术人员退休或出于其他原因决定离开该行业，目前在全球范围内看到的人才短缺仍在评估中的影响。

甚至在疫情发生之前，当先进集成电路的制造已经从北美和欧洲大量转移到亚太地区劳动力成本较低的地区，尤其是中国台湾、韩国和中国大陆时，警钟就已经敲响了。与 1990 年相比，2020 年美国在全球半导体制造业中的份额减少可能是最引人注目的指标之一。根据今年早些时候发布的 Brookings Metro 的分析，尽管美国在发展半导体行业方面发挥着重要作用，但在过去 30 年中，美国本土 IC 制造在全球半导体制造业中的份额从 37% 下降到 2020 年的 12% 左右。根据 Employ America 的专家的说法，这种转变有很多影响，但最令人担忧的两个：一是生产领导力的丧失，二是与制造密切相关的过程，他们将其描述为“边做边学 (learn by doing)”过程。

询问任何生产经理或工程师，他们是如何磨练自己的晶圆厂专业知识并在其领域内成长的。大多数人将成功归因于继续教育和实践工作经验的结合，这为经验丰富的员工提供了优势。从公司经验最少的新员工到公司最资深的研究人员和首席技术专家，经验的重要性不仅体现在生产效率上，而且还体现在其推动创新的独特能力上。这听起来是显而易见，但制造商开发出的许多最佳创意都是亲身体验产品，并且制造其创意产品所需的

机器、工艺和材料的产物。从本质上讲，制造先进器件是集中了制造所在地点关于制造下一代器件所需的所有经验。Employ America 的研究表明，不仅在美国，而且在任何拥有先进制造业的地方，制造设施以及研究和学术界的存在，能够持续改进产品和工艺流程，从而提高竞争力。

对于美国和整个欧盟来说，在本土拥有先进半导体制造是其在特定领域保持领先地位的关键。这导致美国和欧盟采取了多项立法举措，以促进加强他们“本土”制造业。美国有竞争法案（America COMPETES Act）以及目前国会正在讨论的芯片投资基金（CHIPS for America Fund）。欧盟制定了对应的《欧洲芯片法案》（European Chips Act），该法案雄心勃勃地呼吁到 2030 年将欧洲的产能翻两番，同时还试图创建旨在避免未来供应链中断的系统。美国和欧盟的举措都旨在应对包括中国大陆和中国台湾在内的其他国家或地区为发展半导体业推行的补贴、政策和税收优惠。

韩国国民议会最近也通过了支持和保护当地半导体行业的新规则和税收激励措施。而中国近年已经建立了 15 个半导体基金，力争到 2025 年满足其自身 70% 的芯片需求。

### 超越摩尔：芯片设计和制造方式正在发生转变

随着依照摩尔定律的晶体管尺寸微缩正在面临极限，半导体行业正在逐渐发生巨大的转变，并且这种转变已经在改变芯片的设计和制造方式。

虽然摩尔定律在 2000 年代初期推动了竞争性半导体架构的步伐和基本规则，但越来越明显的是，晶体管尺寸缩小不再能满足对更高性能、更小尺寸和更低功耗的需求，以便使半导体能在多个产品领域中广泛使用。“超越摩尔”（MTM）的创新运动层出不穷，许许多多，但我们可以将其简单视为——依赖于新型电子材料科学、新器件结构甚至全新基础技术的设计方法，以此来实现性能、成本和功耗目标，而不是传统的 Dennard 缩放定律。

正如 ClassOne Technology 公司技术副总裁 John Ghekiere 在本期杂志封面故事文章中指出的那样，除了少数几个仍在追求晶体管缩小的公司以外，许多公司正在制定新的路线来实现他们的目标，以避免摩尔式晶体管缩小导致的复杂性和费用。这些都是致力于开发顶级性能器件的创新公司，但他们避免为 EUV 光刻系统或其他旨在使晶体管特征尺寸扩展到低于 3nm 的昂贵技术付出高昂代价。

“摩尔定律所描述的器件尺寸持续缩小日益难以企及，这导致只有少数器件制造商能够在这场竞赛中脱颖而出，而台积电显然是处于技术领先地位。当每个晶体管的成本随着每一代技术进步而变得更加昂贵时，具体来说，大约在 26 纳米到 22 纳米节点之间，它甚至驱使许多规模更大、实力更强的制造商转向创新路径和创造价值的新方法。例如，格芯（GlobalFoundries）大胆转向 FD-SOI；意法半导体则进军碳化硅。当今新器件类型的广泛扩展——简而言之，微电子器件几乎无处不在，几乎渗透到我们日常生活的方方面面——带我们走进了超越摩尔定律（MtM）的时代，在这个时代，器件尺寸的缩小不再是器件创新的唯一手段。”他说。

在其他制造商寻求构建 3nm 器件的同时，他们另寻途径追求超越摩尔战略，再加上同时需要更多半导体用于



更多应用,这为该行业创造了一个独特的挑战和机遇组合。考虑到 2021 年第三和第四季度出现了自 2008 年“大衰退”(Great Recession)以来最大的就业巨变之一,或许是最好的赞赏。仅在美国,就有 400 万人由于各种原因换工作、在 65 岁之前退休或离开劳动力市场,跨越许多专业角色。

SEMI 贸易协会于 2022 年 2 月 28 日报告了其最新的行业调查结果,该结果指出了其国际会员最关心的问题。超过 400 家美国会员公司做出了回应并,就通过有针对性的公共和私人投资提高竞争力的重要性提出了自己的见解,这些投资旨在发展半导体制造能力、基础设施和劳动力。SEMI 与 MITRE Engenuity 合作进行了这项调查,MITRE Engenuity 是 MITRE 两年前推出的公益技术基金会。

调查表明,美国制造商和主要供应商在三个主要领域看到了需求和挑战:

- 整个半导体生态系统都需要投资
- 私营公司和公共资助实体的投资,以应对当前亚太地区政府向 IC 制造中心提供的激励措施

○ 对于未来多代劳动力计划进行投资,包括 STEM 激励、学徒计划和类似的努力,比如围绕培养对高薪(但可能被视为无法实现的目标)的职业的兴趣而进行的努力。

尽管政府和主要半导体制造商一致认为,混合投资战略是提高竞争力和确保全球芯片供应持续增长的关键,但看到如此重视发展 IC 人才库,还是有些令人惊讶。这些人才要专注于先进 IC 的开发和制造领域,包括工程师、技术人员、研究人员和科学家。SEMI 调查中的受访者基本上表示,在欧洲、美国和其他地方建设新晶圆厂对于扩大全球半导体产能至关重要,并且支持 IC 制造的“在岸”,但是如果不能配备受过高等教育、训练有素的劳动力,这些崭新的基础设施将无法运行。

高级技术人员逐渐达到退休年龄与大幅增加北美和欧洲制造业的许多计划相矛盾——这些因素将在纠正供需失衡方面发挥越来越重要的作用,需要协调处理,同时还需要确保从全球制造基地获得稳定的多元化半导体人才供应。◆

## 普发真空再推高性能罗茨泵

普发真空推出新型高抽速紧凑型罗茨泵以拓展其 HiLobe® 系列产品组合。相比传统罗茨泵,该产品可节省约 20% 的抽真空时间,并将维护和能耗成本降低 50% 以上,从而为电子束焊接、真空炉、冷冻干燥,锁定室或泄漏检测系统等众多工业真空领域内具有快速抽空需求的用户带来更可靠、更高效的创新型应用。

此款紧凑型罗茨泵采用了全新的驱动设计与变频器,额定抽速范围最高可达 13,600 m<sup>3</sup>/h。一方面,其独特的转速控制器功能使这款泵能够满足不同客户的具体要求。另一方面,强大的驱动设计也让 HiLobe® 罗茨泵比传统罗茨泵节省大约 20% 的抽真空时间。快速抽空不仅降低了成本,还能有效提高生产设备的效率。

与传统罗茨泵相比,HiLobe® 罗茨泵能将维护和能耗成本降低 50% 以上。这要得益于高效节能的驱动装置和优化了泵的转子几何形状。此款罗茨泵最大积分泄漏率为 1·10<sup>-6</sup> Pa m<sup>3</sup>/s,极好的密封性使其不再需要动态密封,仅需每四年维护一次,从而降低维护成本。

另外,控制和通信是提高系统可用性的关键因素。HiLobe® 罗茨泵的智能接口技术可以很好地调整和监控工

艺,因此可以提高工作的前瞻性和效率。通过集成“状态监控(Condition Monitoring)”,用户能够实时获得有关真空系统状态的信息,从而做到合理并有预见性地规划维护措施,有效避免生产中带来的高昂成本,在提高设备可靠性和操作安全性的同时延长产品寿命。

此外,HiLobe® 罗茨泵可以垂直或水平安装,做到最大限度地提高泵送速度,并且更实际、更有效地利用生产空间。除单个组件外,普发真空还提供配备不同前级泵、分级部件和配件的各式罗茨泵站。这种罗茨泵站适用于粗真空和细真空,是一种在过渡区域(大气压最高至 10<sup>-3</sup> hPa)具有高抽速的可靠解决方案。不同真空泵的正确组合为各种在生产和研究领域的应用提供了最佳的解决方案。

普发真空产品经理安德烈亚斯·维尔茨(Andreas Würz)表示:“HiLobe® 罗茨泵是普发真空研发历程中一座重要的里程碑。自 2019 年亮相中国市场以来,它以紧凑的结构尺寸和显著降低的功率消耗广受好评,我们很高兴能够通过推出新款罗茨泵来进一步完善现有的 HiLobe® 系列。”◆



# ClassOne简化金属化工工艺， 同时提高晶圆的片上性能

自从提出摩尔定律开始，减小晶体管尺寸从而提高其性能，一直都是半导体制造向前发展的推动力。鉴于摩尔定律日益趋近物理极限，目前只有少数公司仍在追求这个方向；其他许多公司和行业研究人员已经在开始寻求新的器件类型和架构，以图不依赖于缩小晶体管，或者说不依赖于日益复杂且昂贵的制程设备来提高性能。ClassOne Technology公司是反对复杂性，倡导高性能和具有成本效益的生产能力的革命领导者。

**摩**尔定律所描述的器件尺寸持续缩小日益难以企及，这导致只有少数器件制造商能够在这场竞赛中脱颖而出，而台积电显然是处于技术领先地位。当每个晶体管的成本随着每一代技术进步而变得更加昂贵时，具体来说，大约在 26 纳米到 22 纳米节点之间，它甚至驱使许多规模更大、实力更强的制造商转向创新路径和

创造价值的新方法。例如，格芯（GlobalFoundries）大胆转向 FD-SOI；意法半导体则进军碳化硅。当今新器件类型的广泛扩展——简而言之，微电子器件几乎无处不在，几乎渗透到我们日常生活的方方面面——带我们走进了超越摩尔定律（MtM）的时代，在这个时代，器件尺寸的缩小不再是器件创新的唯一手段。

作者：John Ghekiere, ClassOne Technology 公司产品和技术副总裁  
Cody Carter, ClassOne Technology 公司产品工程师

## 延续摩尔定律使工艺复杂性指数级增长

器件创新的这种巨变本质上是在功能扩展之后发生的，基于围绕器件架构的自由思维认知和不断研究所定义的制造步骤的适用性。从某种意义上说，该行业已经能够喘口气，我们现在清楚地看到，也许令人惊讶的是，摩尔定律的步伐推动了单元工艺流程和资本昂贵设备的某些复杂性，这些复杂性可能增加很少的价值，或者甚至根本没有增加任何价值。延续摩尔定律使单元工艺流程的复杂性几乎呈指数级增长，但超越摩尔定律则在保持实现晶圆片上性能的期望的同时，为降低复杂性打开了大门。

这种转变不仅是及时的，在实际生产制造方面也是非常必要的。随着全球争夺半导体领导地位的竞争不断升级，数以千计的新半导体工作岗位正在开放，未来还会有数千个新岗位出现。这是一种前所未有的扩张，其影响是劳动力经验的迅速稀释。现在，设置、操作和优化单元工艺设备的复杂性变得昂贵，对于许多超越摩尔制造商来说，这是一个令人头疼的挑战。器件制造商需要他们的设备具有相同的性能，但他们同样也需要它更易于使用。

我在之前的工作中，曾访问过一家主要的先进存储器制造商，通过讨论工艺制造设备技术，我清楚地了解了摩尔定律对复杂性影响的真相。我出差旅行是为了分享一些最近的开发成果，旨在将我们的设备放进该晶圆厂内的一个新研发地点。这家制造商的高级技术总监向我施压，提出我们的竞争对手拥有一项特别的精细化能力，而我们却没有。增加这种能力意味着需要引入一个复杂的机械系统，而且需要浸泡在浓湿的化学物质中。从工程的角度来看，这样的系统不仅价格昂贵，而且还引入了很多新的潜在失效模式。我向他解释说，我们已经深入研究了该功能及其影响，但没有发现任何迹象表明它能够提供任何的好处。我要求明确其在晶圆片上的优势。他说：“约翰，你不明白。如果我能够测量它的话，那么你就必须控制它。”

事情变得清晰起来了。摩尔定律的步伐意味着根本没有足够的时间来研究所有的一切以实现完全理解。对风险的感知就是风险，因此，复杂性就加入了进来。甚至即使在某些情况下，复杂性在很大程度上只是充当了针对可能重要或不重要的因素的保险手段。最好是要有复杂性（和成本），而不是有问题。

## 超越摩尔定律简化金属化工艺

在摩尔定律之后，超越摩尔的人群正在崛起，这里不再需要高度的复杂性来提供保证。复杂性只是增加了更高的成本和更笨重的工艺步骤；如果它不能带来可衡量的好处，那么它根本就不是必要的。

机会是诱人的。本文将重点关注电化学沉积（我们简单地称为电镀）的简化，与整个半导体单元工艺相比，就复杂性而言，它已经处于中间位置。电镀也受到大量专利广泛而深入的保护。作为一项基础技术，电镀已有200多年的历史；然而，正如我们将展示的那样，即使是它可以进行创新的基础已经成熟，但是简化操作不仅能够保持晶圆的片上性能，而且同时还能改进它。

对于金属化来说，电镀仍然是一种可行的、具有成本效益的和高度灵活的选择。生产高质量电镀和出色的晶圆片上结果的方法已经确立。卓越性能背后的机理已经不再是一两个供应商所独占的领域了。

通过电镀进行均匀沉积需要仔细探究两个关键的因素：电场的分布和流体运动的分布。

事实证明，电场实际上是两者中更容易完善的。计算流体动力学建模（CFD，Computational Fluid Dynamic）围绕电场及其对晶圆片上性能的最终影响（即薄膜沉积速率）提供了异常准确和可预测的模型。这里需要在晶圆表面提供零梯度电势。电场需要为零梯度，因此在反应腔工程这方面都与开发“不碍事”的硬件有很大关系。然而，就行业中反应腔硬件的实际状态而言，减小尺寸的竞赛导致大多数超越摩尔应用的电镀腔室都过度设计，并且可以说许多超越摩尔的应用都在 $>32\text{nm}$ 的节点以上。

阳极升降装置、机械驱动的虹膜和多个独立控制的阳极，提供了非常聪明和有趣的控制旋钮（作为一名广泛使用此类系统的工程师，我也发现它们玩起来非常有趣）。但这些功能增加了复杂性和硬件成本，除了最极端的使用案例外，几乎没有带来任何好处。例如，多个独立控制的阳极确实允许电场的径向调节。但由天然聚丙烯制成的物理扩散器也能实现这项功能。不同之处在于均匀沉积的能力——两者都可以实现。不同之处在于需要（或不需要）原位的动态调节。

电场动态调节非常酷。但是对于大约100A以上的种子厚度显然是不必要的。仔细阅读本文的读者会注意到，晶圆表面的均匀电势并不一定意味着整个表面的电流密度均匀。然而，更仔细地观察实际情况，我们发现






图1: 比较POR条件下与更改条件下LCD的V-I曲线图

小尺寸驱动足够薄的种子材料，从而会导致晶圆本身出现明显的电势梯度之前，均匀的电势确实会导致均匀的电流密度。多个独立的阳极以及机械驱动的虹膜实际上只在动态条件下使用，在这种动态条件下，非常薄的阻性种子层（典型用于最先进的逻辑和存储器件中）迅速通过电镀变厚，将曲线变为平坦曲线。绝大多数 M<sub>t</sub>M 应用以及 32nm 及以上的嵌入式应用都适用于具有平坦电势分布的晶圆。值得注意的是，如果您相信专利分布情况，那么只有一家主要的电镀制造商在其系统中设计了多个阳极，更值得注意的是，这家供应商的这一产品并不拥有更大的市场份额。

因此，我们看到可以很容易地实现电场形貌控制，并且没有带来挑战性的复杂设置程序，也没有带来扩展潜在失效模式的复杂性。

更具挑战性的因素是流体运动曲线。流体运动曲线完全与阳离子可用性有关。电镀工艺会产生美丽的、闪亮的高纯度金属薄膜，这在很大程度上是因为这些工艺是在“电子贫乏”状态下运行的。当晶圆表面可用的目标阳离子浓度下降到与电子的“浓度”相近时，这种机制就会失效。在晶圆片上发生这种耗尽的区域里，电阻会上升，并且由于电镀系统是在通过电流表调节来驱动电势，因此局部电流密度降低从而局部电镀的速度将会减慢。

确保充足的阳离子供应的关键，是使目标阳离子在每个位置穿过扩散层所需的时间一致。这可以通过简单地减慢该工艺过程来完成。但是，作为一项规则，器件制造商不喜欢让工艺慢下来。同样，摩尔定律固有的风

险规避驱动导致了大量的复杂性，旨在通过蛮力而不是系统效率来消除阳离子可用性问题的。

电场和流体运动曲线之间有一个有趣的区别，因为电场到达晶圆处并在此“下沉”。相比之下，流体运动曲线必须改变它自己原有的方式。到达晶圆的流体必须转向从而离开晶圆，并且它必须经过其他流体才能这样实现这个动作。为了支持尽可能高的电镀速率，这里的挑战是以不产生运动偏置的方式来设计出流体运动曲线。流体运动矢量的偏置在扩散层厚度上产生局部和稳定的差异，这将转变为阳离子扩散的时间略有不同。随着电流密度的增加以推动尽可能快的工艺过程，这些珍贵的阳离子的消耗也在增加。

只要供应源变得稀疏并开始导致更高的电势，从而降低了电流密度，使得局部电镀速度降低并影响均匀性，这时才会达到工艺极限。业内最流行的解决方案是使用下沉的浆。虽然概念上很简单，但浆确实增加了腔室的复杂性。它们引入了更多的活动部件，因此需要设置并具有某些失效模式。显然，它们还增加了建造反应腔的成本，包括材料、加工工艺和组装的工时。无论出于何种原因，在技术人员需要进入腔室内部的情况下，现在都需要让浆远离人手和设备工具。简而言之，即使是之前相对较简单的维护任务，现在也必须拆卸腔室。

有趣的是，正如本文前面提到的，虽然我们说形成电场的曲线很容易，相当于设置完成然后它就不碍事了，但一旦使用了浆，确实有些东西挡在了它的路上。

实际上，电场不受电解质运动的控制。但它受产生电解质运动的硬件所控制。换句话说，可以独立地模拟电场和流体运动曲线。并且模型的结果可以准确地预测晶圆片上的行为。这两个因素确实相互独立。这意味着，理论上，应该可以单独地调节它们。然而，反应腔设计历来将两者结合在一起。毕竟，流体经由和穿过与电场相同的硬件。结果导致由电场造型和流体运动形式的双重约束驱动下的高度复杂的反应腔曲线。从理论上讲，如果可以将电场的优化与流体运动曲线的优化完全分开，那么两者都可以调整到最佳状态而不会相互“妨碍”。事实证明，这可以通过降低复杂性，而不是增加复杂性来实现。

扩散层的厚度当然不能直接测量。但是，通过使用 V-I 曲线图可以得到一个非常具有描述性的替代方式，该图形将电压绘制为输入，将电流绘制为输出。欧姆定律

当然是指出，对于具有给定电阻的电路，电流随电压线性上升。电化学系统也是如此，但有一个显著的影响因素。电化学单元涉及电化学反应，这意味着电子在反应产物（即沉积金属）的形成中将会被“消耗”。当阳离子开始变得稀少时，系统的电阻开始上升，曲线开始变平，如图1所示。这个平坦的区域称为受限电流密度(LCD, Limiting Current Density)，它实际上限制了我们可以驱动电镀系统达到的速度。接近该区域会导致均匀性变差，最终导致沉积不良。

因此，给定系统的LCD用作比较系统之间阳离子可用性的一种手段。如果对给定系统的修改导致LCD移动到更高的电势，这意味着阳离子的供应得到了改善。这进一步意味着该系统可以在更高的电流密度下运行，同时仍能沉积出高质量的薄膜。

ClassOne 技术公司以 MtM 制造商为目标客户群，自成立以来一直坚持如下的设计理念，即除非能够实现实际的价值，否则不会增加其 Solstice 电镀系统的复杂性。即使从这个设计优雅的使命开始，我们仍然继续发现并保持甚至降低复杂性的同时推进晶圆片上结果的新方法。在重新审视上面总结的原则时，我们了解到我们的无浆 GoldPro 反应腔（该系统已经在晶圆片上性能和特征均匀性方面与全球所有主要电镀系统展开了竞争）在提供整个晶圆上完美均匀特征的简单性方面可以进一步改进。

提高 LCD 的典型调整包括增加搅拌或增加温度。通常，提高电解液温度会导致某些不希望的副作用，这不是一个实用的选择。这样就只剩下了搅拌，这也解释了浆在反应器设计中如此普遍存在的原因。其他增强搅拌的方法包括更高的晶圆旋转速度和更高的流体流速。晶圆旋转速度受两个因素的限制：第一，它会就阳离子可用性的局部变化产生径向效应，因此将存在一个最佳的旋转速度，高于该速度均匀性将再次变差。其次，过高的晶圆旋转速度可以形成稳定和定向的流体运动，即偏置，这会导致局部的非均匀电镀和不平衡的特征。因此，对于大幅提高电镀速度而言，晶圆旋转速度并不是一个切实可行的工艺旋钮。

纯粹的流体流速作为一个工艺参数是可行的，尽管它具有与泵尺寸和流体排空相关的实际限制（请记住，流体必须以它自己的方式来离开）。如果目标是简化，而实际上就是，那么包含浆就不是完成这件事情的首选方向。所有这一切显然为提高 LCD 和为更高的电镀速率腾

出空间留下了很少的选择。ClassOne 通过 CFD 建模辅助的聚焦努力，研究了其反应腔内流体控制的某些被动方式，旨在以非定向方式产生充足的流体运动。更仔细地考虑，我们的目标是将观察到的流体运动从附着在旋转晶圆上液体的圆周运动转变为随机模式，并尽可能地靠近晶圆来实现这一切。各种反应腔概念的 CFD 建模指导着设计团队的特定概念，通过被动方式来控制流体运动（即无浆或运动部件）。

如模型所示，晶圆表面 ( $d=0$ ) 处的电解质明显附着并随晶圆旋转移动。然而，在远小于 1 毫米的距离处，流体运动在很大程度上已经是随机的，没有看到有明显的偏置（参见图 2 和图 3）。此外，这一概念增加了阳离子的可用性，正如 LCD 显著向上移动所证明的那样。通过在电压控制模式下启动电镀工序，然后周期性地提高电压设置，同时记录产生的电流，我们就可以得到 LCD 了。




图2：晶圆表面处的电解质的CFD图像




图3：距晶圆表面小于1mm处的电解质的CFD图像显示出随机运动



# ht tech

## 景焱智能

嘉兴景焱智能装备技术有限公司成立于2009年5月，致力于集成电路先进封装及泛半导体高端装备领域，公司拥有AOI系列（封装制程全覆盖）、DA系列（高精度FC/FO）两大产品线。景焱智能是集研发、制造一体，拥有全部底层技术的专业公司。同时，公司拥有来自国际知名公司研发骨干、海归博士领军的研究团队，在光、机、电、算、软、系统各核心技术领域拥有完整的优秀技术团队。



晶圆缺陷检查机



DB/WB缺陷检查机



Fan out晶圆级固晶机



Flip Chip高精度固晶机

集研发生产一体的  
专业先进封装测试设备提供商

嘉兴景焱智能装备技术有限公司

地址：浙江嘉善 中国归谷（嘉善）园

归谷二路33号

电话：0573-84116052

传真：0573-84116026

sales@join-industry.com



## 超越摩尔




图4: 放大的V-I图, 突出显示使用改变条件下的LCD的增加

使用这种方法，我们发现了使用 >40 lpm 流速的 POR 条件下的 LCD。结合特定的晶圆旋转速率，此 POR 可在金电镀中产生 <2.5% 3sigma 的全晶圆均匀性和 <1% (max-min/max+min) 的特征均匀性。然后，我们使用相同的方法在较低的流速下找到 LCD，包括通过系统时低至 5 lpm 的流速。标准系统上的较低流速会产生非常低的 LCD，低到不可接受。简而言之，这是一个生产率非常低的过程。

接下来，通过对通过反应腔的流体运动进行一些有针对性的改变，这里仍然采用被动体系，我们确定 5 lpm 流速下的 LCD 可以再次提高到 > 40 lpm 的 POR 时的 LCD 水平。结论是，通过对反应腔进行有针对性的改变，我们能够在晶圆表面保持非常高的阳离子利用率，同时将流速降低 87% 以上！这在没有高流速的情况下显著增加了工艺的窗口。作为对新方法的最后确认，我们随后将流速增加到 10 lpm（仍然是一个相当低的流速），我们看到 LCD 实际上可以改进到比原始 POR 时更高的值（参见图

4)。结论就是使用更简单的工艺也可以获得更高的性能。

尽管这种设计的细节不能在本文中公开，但它也确保了流体运动曲线的控制完全不会干扰电场的形成和曲线。腔室仍然不会碍事。总而言之，我们证实了，使用流体运动控制的被动方式（即没有桨或其他水下运动部件），可以在相当低的流速下获得极高的阳离子利用率。此外，我们证明了我们能够在不干扰电场分布的情况下实现这种配置。

这项工作表明，我们仍然有足够的空间不仅可以保持工艺系统中有竞争力的晶圆性能，而且可以改进它，同时消除其复杂性，这尤其适用于超越摩尔器件的制造商们。这会让器件的成本降低、维护的成本降低，并且在行业经验丰富的劳动力迅速稀释的情况下，系统运行起来也更加简单。

而这仅仅是个开始。◆

如需更多信息，请访问：<https://classone.com/reactor-and-platform-innovations-advanced-our-plating-technology/#GoldPro>

# 采用前馈光刻和异常值控制技术 提高FOPLP良率

扇外型面板级封装 (FOPLP) 具有许多优势, 但其关键挑战是芯片放置错误, 它会严重影响良率和成本。Onto Innovation公司的专家介绍了他们如何通过大幅提高良率和吞吐量来帮助客户解决这个问题。

**扇** 外型面板级封装 (FOPLP) 在先进封装应用中具有多种优势, 包括增强连接性和降低成本。FOPLP 与晶圆级封装工艺的不同之处在于 FOPLP 使用大面积的矩形面板, 而不是通常 IC 制造使用的圆形硅晶圆。FOPLP 的矩形面板能更有效地适合矩形芯片, 这可以降低成本, 因为制造商可以在每次运行中处理更多的封装。

尽管 FOPLP 有许多优势, 但 FOPLP 也面临着特定的挑战, 例如不准确的芯片放置和由此产生的重叠错误会导致良率损失。在这种情况下, 一些具有异常大的放置错误的芯片, 或者称为异常值, 可能会特别难于处理。

这些异常值会导致放错位置的芯片和周围芯片的损失。然而, 将异常值控制与前馈计量相结合可以大大提高良率和吞吐量。

扇出工艺从晶圆上切割出单个芯片, 然后在处理基板上重新组装它们, 这些芯片会由额外的空间隔开。随后的步骤是在多层中制造出重新分配的布线线条, 这些线条结束在封装表面上形成触点。芯片之间的额外空间增

加了可用于触点的面积, 从而允许每个芯片有更多的触点。

## 前馈光刻和异常值控制技术

FOPLP 面临的一项关键挑战是芯片放置错误。该错误产生于机器人取放操作期间, 这时的芯片还放置在重构基板上。当芯片位置在后续工艺步骤中移动时, 就会出现问题。如果不加以纠正, 这些芯片放置错误会导致重叠错误并降低良率。

虽然可以在光刻工具中逐个地测量和纠正芯片放置错误, 但这会大大

降低吞吐量。前馈光刻 (feedforward lithography) 技术是在一个单独的系统中测量放置误差并计算校正, 然后将校正前馈到光刻系统中, 所以速度要快得多。通过在每个曝光位置包括一个以上的芯片, 然后对曝光应用逐个位置校正, 可以进一步提高光刻的吞吐量。

但是, 在该方案中, 具有异常大的放置错误的芯片, 会因为位置校正偏移而导致该位置中所有芯片都出现不可接受的重叠误差的程度, 从而对良率产生巨大影响。一个解决方案就




图1: 具有较大放置错误的异常值会导致无法接受的重叠错误, 但从校正计算中排除异常值, 则可以保持其余的芯片不受影响。




图2：前三行的芯片组包含故意的放置错误：在前两行，每个芯片组的最右列向右移动100µm；在第三行，每个芯片组最左边的一列向左移动100µm。第四行和第五行不包括故意的错误。

是：采用先进的异常值控制技术（图1）。该技术检测异常值并将异常大的异常值排除在校正计算之外，从而牺牲异常值以优化总体良率和吞吐量。

Onto Innovation 公司评估了在测试面板上将前馈光刻和先进的异常值控制技术结合使用。测试面板包括故意错位的芯片，具有很大的已知放置错误。在评估中，将逐个位置曝光，通过离线前馈计量和先进的异常值控制相结合，显著提高了良率和吞吐量。为了展示逐个位置曝光、离线前馈计量和先进异常值控制

的优势，他们使用包含 400 个芯片的 510mm×515mm 测试面板，对这些技术进行了评估（图2）。芯片分成 25 组，以 5×5 的阵列排布在面板上。每个组包含 4×4 阵列中的 16 个芯片，并包含在单个曝光位置中。根据所包含芯片测量的单个放置错误计算出位置校正，然后应用于每次曝光。

前三行的芯片组都含有故意放置错误：在前两行，每个芯片组的最右边一列向右移动 100µm。在第三行，每个芯片组最左边的一列向左移动 100µm。第四行和第五行提供了一个

不包括故意错误的对照组。如果没有先进的异常值控制技术，研究人员预计在使用逐个位置曝光时，前三行中的所有芯片都会遭遇到不好的重叠。

测试面板放置误差使用离线计量工具进行测量，该工具分析测量结果以识别异常值。异常值阈值设置为 15µm。放置错误超过阈值的芯片将被标记，并且在校正计算期间丢弃它们的信息。校正数据传送到步进光刻机并用于逐个位置的曝光工艺中。

图 3 显示了前馈光刻和先进异常值控制技术的工作场景。

研究人员使用了 Onto Innovation 公司的 JetStep® 3500 光刻系统。该系统支持高达 720mm×600mm 的玻璃面板或高达 510mm×515mm 的覆铜层状 (CCL) 基板。该光学系统具有 2:1 的放大倍率和高达 59mm×59mm 的曝光区域。系统可实现 2µm 的分辨率，±400ppm 的放大补偿。在扇出工艺中需要进行补偿以纠正芯片错误。

光刻工具的图案识别系统可以进行训练，从而使用视野内的独特图案作为对准点，并测量面板上图案的 X




图3：在FOPLP工艺中集成前馈光刻和先进异常值控制技术。1) 面板通过离线计量工具处理。2) 计量数据前馈给异常值控制算法。3) 异常值控制算法识别异常值。4) 处理后的计量数据前馈到光刻工具，用于逐个位置或逐个芯片的曝光校正。




图4: (左) X 放置错误直方图显示大多数芯片错误很小, 部分芯片具有+100 $\mu$ m和-100 $\mu$ m的错误, 与测试面板的设计芯片错误一致。(右)正如预期的那样, Y 放置错误直方图显示出了一个小范围 (+4 $\mu$ m到-2 $\mu$ m)。

和 Y 位置。这使得局域逐个芯片曝光和逐个位置曝光功能成为可能, 而无需使用离线计量。正如本研究中所评估的那样, 该系统还可以接受来自离线计量工具的前馈校正。

Onto Innovation 公司的 Firefly<sup>®</sup> 自动光学检测 (AOI) 系统用于离线计量前馈计量的芯片放置错误。该工具

支持最大 510mm  $\times$  515mm 的基板。

在前馈操作中, 芯片位置和错误数据会自动发送到异常值算法和步进光刻机中。

### 结果

图 4 显示了来自离线计量工具的计量数据的芯片错误直方图。图 4 的

左侧显示了测试面板上芯片在 X 方向上的放置偏差。最大 X 偏差约为 +100 $\mu$ m, 最小 X 偏差约为 -100 $\mu$ m, 这与设计到测试面板中的芯片错误是一致的。图 4 的右侧显示了芯片在 Y 方向上的放置错误。Y 偏差范围从 -2 $\mu$ m 到 +4 $\mu$ m, 这是正常的也是预期的范围。



图5: (a) X 轴上芯片错误的热图。前两行 (红色) 中的右侧芯片具有+100 $\mu$ m的错误。第三行 (蓝色) 的左侧芯片有-100 $\mu$ m的错误, 反映了测试面板中故意设计的错误。(b) Y 轴上芯片错误的热图。所有的芯片错误都在-2 $\mu$ m到4 $\mu$ m之内。在芯片组内没有看到大的Y轴错误。




图6: (a) X中的预测驻留值: 在距设计异常值的 $\pm 100\ \mu\text{m}$ 处观察到两组。其余数据点在 $\pm 3\ \mu\text{m}$ 以内。(b) Y轴预测驻留值: 所有预测驻留值均在 $\pm 2\ \mu\text{m}$ 以内, 符合预期。

Ef Num	Yield	Offset Threshold	Outlier Shot Num	Outlier Point Num
min		min	min	
25.0000	0.8500	0.0150	0.0000	120.0000

图7: 测试板的预测良率为85%。良率预测是本研究中使用的前馈系统的一个重要功能。重叠阈值设置为 $\pm 15\ \mu\text{m}$ 。

图5显示了测试面板上X轴(左)和Y轴(右)的芯片错误热图。前两行中的右侧芯片标记为红色,表示芯片错误约为 $+100\ \mu\text{m}$ 。第三行左侧的裸片标记为蓝色,表示 $-100\ \mu\text{m}$ 左右的芯片错误。第4行和第5行均为绿色,表示X轴没有偏移。Y错误显示组内没有大的放置错误。在研究中,任何超过 $15\ \mu\text{m}$ 的芯片错误都将被标记为异常值,并在逐个位置的校正计算过程中丢弃掉。

图6显示了使用逐个位置曝光校正芯片错误后预测的X和Y驻留值。逐个位置的曝光是使用处理过的计量数据运行的,这些数据由异常值控制算法给予了前馈。图中左侧大部分点的驻留值在 $\pm 3\ \mu\text{m}$ 以内。正如预期的那样,其余点的驻留值约为 $+100\ \mu\text{m}$ 和 $-100\ \mu\text{m}$ 。图的右侧显示所有数据点在Y轴上都有非常小的驻留值, $\pm 2\ \mu\text{m}$ 。图7显示使用逐个位置曝光,重叠阈值设置为 $\pm 15\ \mu\text{m}$ ,得到的最终预测的重叠良率为85%。预测的驻留值和良率是前馈系统的重要功能。

采用所有工艺(前馈计量、逐个位置曝光和显影)之后,使用离线计量工具测量了测试面板的实际重叠结果。实际重叠结果如图8和表1所示。在重叠热图中,蓝点表示重叠在规格范围内,在本例中为 $\pm 15\ \mu\text{m}$ 。红点表示重




图8: 离线计量工具为针对测试面板形成的实际重叠结果的热图: 良好和不良芯片重叠的分布与设计布局和期望值一致,该结果使用了异常值控制。

表1. 测试面板上良好芯片的统计数据。所有数字都在 $\pm 2.5\ \mu\text{m}$ 和 $\pm 15\ \mu\text{m}$ 重叠阈值内。

	Average	Max	Min	Range	Std Dev
dx	1.04	2.20	-0.31	2.50	0.60
dy	0.25	1.40	-0.75	2.15	0.34

叠不符合规格。热图与预测和期望的结果一致。表1显示了测试面板中良好的芯片的叠加统计; X和Y的偏差小于 $5\ \mu\text{m}$ ,并且所有数字都在重叠阈值内。

表2比较了我们描述的各种技术对良率和吞吐量的影

表2.良率和吞吐量对比表。

	Features Used				Shot Number (ea)	Yield (%)	Throughput (pcs/hr)	Throughput Improved (%)
	Die by Die	Site by Site	Outlier Control	Feed Forward				
Condition 1	•				400	100	3	NA
Condition 2		•			25	40	32	966.67%
Condition 3		•	•		25	85	32	966.67%
Condition 4		•	•	•	25	85	62.6	1986.96%

响。使用常规的逐个芯片光刻，良率是 100%，但吞吐量仅为每小时 3 个面板。通过逐个位置光刻，吞吐量增加到每小时 32 个面板，但良率下降到 40%。增加异常值控制技术和前馈光刻将吞吐量提高到每小时 62.7 个面板，并将良率提高到 85%。不同工艺的数字会有所不同，但前馈光刻和异常值控制在此评估中显著提高了良率和吞吐量。

### 小结

在为本演示收集的计量数据中，与其他正常芯片相比，异常值显示出较大的芯片误差。异常值控制算法使用设置为 20 $\mu$ m 的自定义阈值，正确地识别出了所有的异常值。在随后的曝光工艺中标记并丢弃了异常值。其余芯片保持良好的重叠。异常值控制技术按预期发挥了作用。

该研究展示了异常值控制技术和离线前馈计量准确识别异常值，消除其对逐个位置校正的负面影响，并将优化的校正数据发送到光刻工具的能力。它还表明，这些技术可以集成在一起，在 FOPLP 生产线中协同工作。

在逐个位置曝光中增加异常值控制技术可以将良率从 40% 提高到 85%，而将异常值控制与离线前馈计量相结合则使得吞吐量增加了大约 20 倍。◆

### 扩展阅读

- [1] John Chang, Keith Best, Jian Lu, Burhan Ali, Mike Marshall, Rudolph Technologies, “Adaptive shot technology to address severe lithography challenges for advanced FOPLP,” ECTC, 2020.
- [2] Keith Best, John Chang, Mike Marshall, Jian Lu, Rudolph Technologies, “FOPLP lithography solutions to overcome die placement error, predict yield, increase throughput and reduce cost,” IWLPC, 2019.
- [3] Keith Best, Mike Marshall, Rudolph Technologies, “Advanced packaging metrology and lithography that overcomes FOWLP/FOPLP die placement error,” IWLPC, 2018.
- [4] Klaus Ruhmer, Rudolph Technologies, “Lithography challenges for 2.5D interposer manufacturing,” ECTC 2014, Orlando, FL.
- [5] Roger McCleary, “Panel-level advanced packaging,” ECTC 2015, Las Vegas, Nevada
- [6] K. Ruhmer, P. Cochet, and R. McCleary, “Panel-based fan-out packaging to reduce costs,” SMTA/Chip Scale Review International Wafer-Level Packaging Conference, San Jose California, Nov. 11-13, 2014.
- [7] K. Ruhmer, P. Cochet, R. McCleary, and N. Chen, “High-resolution patterning technology to enable panel-based advanced packaging,” IMAPS 2014, San Diego, California, October 13-16, 2014.

加入异常值控制技术和前馈光刻将吞吐量提高到每小时62.7个面板，并将良率提高到85%。不同工艺的数字会有所不同，但前馈光刻和异常值控制在此评估中显著提高了良率和吞吐量。





深圳电子元器件及物料采购展览会  
Electronics Sourcing Show

# 五展合一

## 打造16万平方超级展览盛宴



主办单位： 深圳市电子商会 Shenzhen Electronic Chamber Of Commerce  励展博览集团 同励百业·共展商机

同期展览：    国际金融与显示展 C-TOUCH & DISPLAY 

展会时间 **2022年10月12-14日**

展会地点 **深圳国际会展中心(宝安)**

参展热线 **0755-83759287**



官方微信公众号

\* 此展览只供业内人士参观，18岁以下人士恕不接待



# 利用原子力显微镜对半导体制造中的缺陷进行检测与分类

利用原子力显微镜进行的自动缺陷复检，通过纳米级的分辨率在三维空间中可视化缺陷。因此，纳米级成像设备是制造过程的一个重要组成部分，它被视为当今半导体行业中最理想的技术。

结合原子力显微镜的三维无创成像，使用自动缺陷复查对缺陷进行精确检测和准确分类。

与时俱进的光刻工艺使得生产的半导体器件越来越微小化。器件尺寸一旦减小，晶圆衬底上的纳米级缺陷就限制了器件的性能使用。因此对于这些缺陷的检测和分类需要具有纳米级分辨率的表征技术。由于可见光的衍射极限，传统的自动光学检测（AOI）无法在该范围内达到足够的分辨率，进而损害定量成像和随后的缺陷分类。而原子力显微镜（AFM）自动缺陷复检（ADR）技术则有效地解决了该问题。该技术利用 AFM 常用的纳

米分辨率，能够在三维空间中可视化缺陷，大大减少了缺陷分类的不确定性。因此，ADR-AFM 成为了当今半导体行业缺陷复检最理想的技术。

## 缺陷检查和复检

由于摩尔定律，半导体器件变得越来越小，需要检查的缺陷（DOI）大小也在减小。DOI 可能会降低半导体器件性能的缺陷，因此对工艺良率的管理非常重要。DOI 尺

作者：Sang-Joon Cho, Park Systems Corp. 副总裁兼研发中心总监  
Ilka M. Hermes, Park Systems Europe 首席科学家

寸的减小对缺陷分析来说是一个挑战。合适的表征技术必须能够在两位数或一位数纳米范围内以高横向分辨率和垂直分辨率对缺陷进行无创成像。

一般来说，半导体行业的缺陷分析包含两个步骤。第一步：缺陷检测。利用吞吐量虽高但低分辨率的快速成像方法，如扫描表面检测系统 (SSIS) 或 AOI。这些方法可以提供晶圆表面缺陷位置的坐标图。然而，由于分辨率较低，AOI 和 SSIS 在表征纳米尺寸的 DOI 时提供的信息不足，接下来需要依赖高分辨率技术进行缺陷复检。第二步：缺陷复检。利用高分辨率显微镜方法，如透射电子显微镜 (TEM) 或扫描电子显微镜 (SEM) 或原子力显微镜 (AFM)。通过使用缺陷检测的缺陷坐标图，对晶圆表面的较小区域进行成像，以解析 DOI。利用 AOI 或 SSIS 的坐标图可以最大限度地减少检查的扫描区域，从而缩短缺陷复检的测量时间。

众所周知，SEM 和 TEM 的电子束可能会对晶圆造成损伤，而非接触测量模式的 AFM 则有效地避免了该影响。它不仅可以在无创地扫描表面，还有高横向和垂直分辨率对缺陷进行成像。因此，原子力显微镜能提供可靠的缺陷定量所需的三维信息。

### 原子力显微镜

通过在悬臂末端使用纳米尺寸的针尖对表面进行机械扫描，AFM 在传统成像方法中可达到最高的垂直分辨率。除接触模式外，AFM 还可以启用动态测量模式，即悬臂在样品表面上方振荡。由此，振幅或频率的变化提供了有关样品形貌的信息。这种非接触 AFM 模式确保了以高横向和垂直分辨率对晶圆表面进行无创成像。随着自动化原子力显微镜的更新发展，原子力显微镜的应用越来越广泛，从学术研究扩展到了如硬盘制造和半导体技术等工业领域。该行业开始关注 AFM 的多功能性及其在三维无创表

征纳米结构的能力。因此，AFM 正发展成为用于缺陷分析的新一代在线测量解决方案。

### 使用原子力显微镜自动缺陷复检

AFM 缺陷复检技术的最大挑战之一是将缺陷坐标从 AOI 转移到 AFM。基于此，用户最初会在 AOI 和 AFM 之间的附加步骤中，手动在光学显微镜上手动标记缺陷位置，然后在 AFM 中搜索这些位置。然而，这个额外的步骤不仅非常耗时还大大降低了吞吐量。另外，使用 AFM 的自动缺陷复检需要从 AOI 数据中导入缺陷坐标。而缺陷坐标的导入需要准确对准晶圆及精减 AOI 和 AFM 之间的载物台误差。位置精度比 AOI 更高的光学分析工具 (例如 Candela)，可以有效减少中间校准步骤中的载物台误差。以下 ADR-AFM 测量包括在给定缺陷坐标处的大范围调查扫描、缺陷的高分辨率成像和缺陷分类。自动化的测量过程无需用户在场，吞吐量还增加了一个数量级。为了保持纳米级的针尖半径和连续扫描依旧保持高分辨率，ADR-AFM 采用非接触式动态成像模式。因此，ADR-AFM 可有效防止探针针尖磨损并确保对缺陷进行精确地定量复检。

### AOI和ADR-AFM的比较

图 1 比较了 AOI 和 ADR-AFM 在相同纳米级缺陷下所产生的不同缺陷复检结果。AOI 根据散射光的强度估计缺陷的大小，而 ADR-AFM 则通过机械直接扫描缺陷表面进行成像。除了横宽，ADR-AFM 还测量缺陷的高度或深




图 1：用 AOI 和 ADR-AFM 测定的缺陷尺寸的直接比较，见左侧表格。右侧显示了所有六种缺陷的相应 AFM 形貌扫描。突出的缺陷称为 Bump，凹陷的缺陷称为 Pit。




图2: ADR-AFM 和 ADR-SEM 之间的比较, a) ADR-SEM 之前遗漏的凸出缺陷的 AFM 图像。ADR-SEM 扫描区域在 AFM 形貌扫描中显示为矩形。b) 低高度 (0.5 nm) 缺陷的成像, ADR-SEM 无法解析该缺陷。c) ADR-SEM 测量后晶圆表面上的电子束损伤示例, 可见为缺陷周围的矩形区域。

为矩形。由于 ADR-AFM 中 ADR-SEM 扫描区域的可视性, 图 2a 表明 ADR-SEM 遗漏了一个突出的缺陷, 该缺陷位于 SEM 扫描区域正上方。此外, ADR-AFM 具有较高的垂直分辨率, 其灵敏度足以检测高度低至 0.5nm 的表面缺陷。由于缺乏垂直分辨率, 这些缺陷无法通过 ADR-SEM 成像 (图 2b)。此外, 图 2c 通过总结高能电子束对样品表面造成的变化示例, 突出了电子束对

晶片造成损坏的风险。ADR-SEM 扫描区域可以在 ADR-AFM 图像中识别为缺陷周围的矩形。相比之下, 无创成像和高垂直分辨率使 ADR-AFM 非常适合作为缺陷复检的表征技术。

度, 从而可以区分凸出的“bump”和凹陷的“pit”缺陷。可视化的缺陷三维形状确保了缺陷分类的可靠性和精确性, 而这些是 AOI 无法实现的。

当对比分别利用 AOI 和 ADR-AFM 确定缺陷的大小时, 我们发现通过 AOI 估计的值与通过 ADR-AFM 测量的缺陷大小存在很大差异。对于凸出的缺陷, AOI 始终将缺陷大小低估了一半以上。这种低估对于缺陷 4 尤其明显。在这里, AOI 给出的尺寸为 28 nm, 大约是 ADR-AFM 确定的 91 nm 尺寸的三分之一。在测量“pit”缺陷 5 和 6 时, 我们观察到了 AOI 和 ADR-AFM 之间的最大偏差。AOI 将尺寸在微米范围内的缺陷低估了两个数量级以上。上述比较清楚地表明, 仅用 AOI 不足以进行缺陷的成像和分类。

### ADR-SEM和ADR-AFM的比较

除了 ADR-AFM, ADR-SEM 也可以进行高分辨率的缺陷复查。ADR-SEM 根据 AOI 数据中的 DOI 坐标, 通过 SEM 测量进行自动缺陷复检。在此期间, 高能电子束扫描晶圆表面。虽然 SEM 提供了很高的横向分辨率, 但它通常无法提供有关缺陷的定量高度信息。

为了比较 ADR-SEM 和 ADR-AFM 的性能, 首先需要通过 ADR-SEM 对晶圆的相同区域进行成像, 然后通过 ADR-AFM 进行测量 (图 2)。AFM 图像显示, ADR-SEM 扫描的晶圆表面发生了变化, 在图 2a 中, AFM 形貌显示

为矩形。由于 ADR-AFM 中 ADR-SEM 扫描区域的可视性, 图 2a 表明 ADR-SEM 遗漏了一个突出的缺陷, 该缺陷位于 SEM 扫描区域正上方。此外, ADR-AFM 具有较高的垂直分辨率, 其灵敏度足以检测高度低至 0.5nm 的表面缺陷。由于缺乏垂直分辨率, 这些缺陷无法通过 ADR-SEM 成像 (图 2b)。此外, 图 2c 通过总结高能电子束对样品表面造成的变化示例, 突出了电子束对

### 结论

随着现代技术不断创新, 半导体器件尺寸不断减小, 原子力显微镜作为一种高分辨率、无创的缺陷分析方法在半导体工业中的作用越来越明显。AFM 自动化的测量简化并加快了之前 AFM 在缺陷表征方面低效的工作流程。AFM 自动化方面的进展是引入 ADR-AFM 的基础。在 ADR-AFM 中, 缺陷坐标可以从之前的 AOI 测量中导入, 随后基于 AFM 的表征不需要用户在场。因此, ADR-AFM 可作为缺陷复检的在线方法。特别是对于一位或两位级纳米范围内的缺陷尺寸, ADR-AFM 补充了传统的 AOI 性能, AFM 的高垂直分辨率有助于进行可靠的三维缺陷分类。非接触式测量模式确保了无创伤的表面表征, 并有效防止 AFM 针尖磨损, 从而确保在许多连续测量中能够依旧保持精准的高分辨率。◆

Park 中国联系方式 :

400-878-6829

www.parksystems.cn



# 采用eMRAM 实现 低功耗先进节点SoC

**在**提高性能的同时降低功耗是先进工艺节点面临的一大挑战。随着工艺尺寸缩小，动态和漏电功耗标度也不同。然而，工艺、IP 和系统级实现中的创新正在解决这一挑战。例如，IP 设计人员正在开发具有长沟道、低 VDDmin 和读 / 写辅助的新型基础 IP，用于 SRAM、反向偏压和不同的低功耗模式，以降低功耗。最新的创新举措是采用嵌入式 MRAM (eMRAM) 来降低片上系统 (SoC) 和系统的功耗。本文介绍针对 22nm 和更小工艺尺寸的 SoC 设计，如何利用 eMRAM 大幅降低功耗。

## 什么是 eMRAM?

嵌入式磁阻式随机存取存储器 (eMRAM) 不同于传统的嵌入式存储器 (如 SRAM 和 Flash)，后者使用电荷来存储信息，而 eMRAM 使用其旋转来存储数据 (即“自旋电子”)。eMRAM 的自旋性核心由许多称为“磁隧道连接 (MTJ)”的铁磁和非磁材料制成。MTJ 在未通电时可以几乎永久保持其极化，使 eMRAM 成为一种非易失性存储器 (NVM)，就如闪存、FeRAM 和 EEPROM。

对于 20 世纪 60 年代、70 年代的系统设计师来说，

表 1. 标准存储器类型的比较。(来源: Synopsys)

	SRAM	DRAM	闪存 (NAND)	PCRAM	RRAM	MRAM (STT-MRAM)
架构	平面	离散 3D	单片 3D	平面	平面	平面
设备	6T	1T/1C	1T	1T 1BJT/1R	1T 1BJT/1R	1T/1MTJ
形体尺寸	7 纳米	18 纳米	19 纳米	20 纳米	27 纳米	40 纳米
单元尺寸	40-60 平方英尺	6-8 平方英尺	4 平方英尺	4 平方英尺	4-6 平方英尺	8-14 平方英尺
容量	16Mb	16Gb/Die	1Tb/Die	16Gb	16Gb	1Gb
耐久性	$\infty$	1016	105	109	109	1016
写入能量	8pW/bit/MHz	100fJ/bit	10fJ/bit	5pJ/bit	5pJ/bit	5pJ/bit
漏电功耗			~0.8 倍	0.01 倍		0.01 倍
成本	1 倍	0.1-1 倍	0.01 倍	0.1 倍	0.1 倍	1 倍

标准思维方式是“在寻求易失性存储器去满足性能和密度的要求，而放弃功耗”，以及“在寻求非易失性存储器来实现低功耗的要求，但把密度和性能置之一边”。然而，当今具有如此多样性的存储器格局，让如此严格的区分不再可能。任何给定设计的“理想存储器”都可以结合多种技术的优势。下一代 eMRAM 便是这样一个候选方案，其基于自旋扭矩技术 (称为 STT-MRAM)。eMRAM 具有结合闪存的非易失性、DRAM 的密度、SRAM 的速度以及任何其他现有存储器技术中都不具有的写入耐久性。

## 为 SoC 选择 eMRAM 的原因

先进节点 SoC 设计中使用了一些存储器技术，包括 SRAM、eFlash、eMRAM、PCRAM 和 ReRAM (表 1)。随着摩尔定律的继续推进，eFlash 在先进节点上的开发正在放缓，目前停留在 28nm。利用闪存的唯一方式是在 22nm 及以下进行晶粒堆叠或系统级封装 (SiP)。相较于 PCRAM 和 ReRAM，就替代 SRAM 和闪存而言，eMRAM 是更有前景的候选方案。相较于 SRAM，eMRAM 具有更小的面积、更低的动态功耗、更低的泄漏、

作者: Mingchi Liu, Synopsys 高级技术营销经理

更高的容量、更好的辐射抗扰性、更低的成本，并且具有非易失性。相较于 PCRAM 和 ReRAM 相比，eMRAM 具有更简单的制造工艺、更长的耐久性和生产良率。与外部闪存相比，eMRAM 在系统级别上外形小巧、性能更高、电池寿命更长、具有与 SRAM 类似的界面、用户体验更好、系统设计周转时间 (TAT) 更短、良率更高、产品成本可预测、供应稳定，从而可避免因闪存市场的特性而带来的闪存短缺。与嵌入式闪存相比，eMRAM 可使设计与从 22nm 到 FinFET 流程的先进节点中的摩尔定律保持一致。

### eMRAM 优势：面积较小，功耗较低

SRAM 的位单元由 6 个晶体管组成，而 eMRAM 的位单元只需要 1 个晶体管，因而面积大幅缩小。由于现代 SoC 设计需要更多内存，因此更小的面积更为重要。SRAM 面积的百分比可占到 SoC 的 30% 至 45%。在边框缓冲应用的情况下，该面积可增长高达 50%。对于 AI（人工智能）的应用，它可高达晶粒的 70%。AI 应用在使用 eMRAM 替代 SRAM 时，可以将内存所需面积减少 25%。eMRAM 非常适合有大内存需求的应用。

当 SRAM 中有写入操作时，共有 6 个激活的晶体管（图 1）。如果现有的位单元值与写入内容相反，则最多翻转四个晶体管。必须打开两个传送门，以允许数据从位线内容传入锁存器。另一方面，eMRAM 只需要一个晶体管即可进行读写操作，从而降低动态功耗。另外，SRAM 中的漏电功率在阵列和外围逻辑中均可发生，例如行/列解码器、字线驱动器、灵敏放大器、读/写辅助电路、电平变换器、功耗门控单元、自我时序路径等。对于 eMRAM，阵列处于关断状态，因此任何漏电只会发生在外围逻辑中。无需供电即可维持 MRAM 中的内容。

这对数字设计师来说是一个好消息。他们不再需要采




图 1：比较 SRAM 和 eMRAM 位单元架构

取传统方法来降低待机功耗，例如使用深睡眠和阵列后偏置。SRAM 需要几个步骤进入和退出其保持（深度睡眠）模式，如果睡眠时间不够长，会导致响应时间更长，功耗更高。SRAM 阵列偏置还需要额外的电源，这还会增加 SoC 设计的成本和复杂性。利用 eMRAM 阵列，设计人员有望实现更低的漏电。

### 工艺成熟度和市场接受度

eMRAM 可从许多代工厂获得，因为在给定的工艺技术中，它的开发比 RRAM 或 PCRAM 要简单得多。例如，如图 2 所示，在线路后端 (BEOL) 工艺中，对于 eMRAM，只需要三个额外的掩膜。线路前端 (FEOL) 工艺与我们目前的流程相同，这使得 IP 开发更加容易。另外，目前还可提供独立的非嵌入式 MRAM 芯片。eMRAM 的市场接受度远远领先于 RRAM。




图 2：STT-MRAM 的 MTJ 单元。（来源：Lam Research）

### 降低系统功耗

eMRAM 的非易失性特性对于低功耗设计或电池供电物联网应用是理想之选。如果休眠或断电后需要重新使用数据，CPU 首先需要将 SRAM 数据写入到闪存中。恢复通电时，CPU 再次读取数据。使用闪存需要两倍的操作时间，来沿着路径以及 IO 的访问，对经过的电阻和电容进行充电和放电。例如，当从 0 到 1 的 RC 充电时，大约 50% 的能量被转换，其余通过热消散。但是，当从 1 到 0 的 RC 放电时，100% 的能量被完全浪费。通过利用 eMRAM，存储器不需要经历充电/放电过程，从而降低系统级功耗（图 3）。

### 更大容量

eMRAM 的最大容量可达 1Gb，而 SRAM 的最大容




图 3: 不同组合的系统功耗比较。(来源: Qualcomm & TDK, 2015年IEDM)

量通常约为单个模块 2Mb。使用 eMRAM 时, 单芯片可以使用更多存储容量, 或者也可以使用跟 SRAM 容量一样的 eMRAM, 来实现更小的芯片面积。

### 辐射抗扰性

SRAM 位单元易受  $\alpha$  粒子攻击。与其逻辑相比, SRAM 位单元内部的电容非常小。因此, 由辐射引起的电荷沉积更低, 可能会改变存储在位单元中的值, 从而导致软错误。eMRAM 使用 MTJ (图 2) 来存储数据, 并且具有天然抗辐射能力。考虑到围绕 MRAM 位单元的外设电路, MRAM 的总体抗辐射性要高得多。

### 外形尺寸更小, 消费者体验更好

智能手机、无线音频耳塞和可穿戴设备等应用需要更小的外形尺寸, 以便为更时尚的设计提供灵活性或为更大的电池节省空间。使用闪存 SiP 时, 芯片高度不能降低。或者, 不使用 SiP, PCB 尺寸会更大。使用 eMRAM, 设计师可以使用 flip chip 封装。Flip chip 封装在所有封装选择中高度最小, 所以具有低 IR 的特性, 从而提高了性能, 这对于 SoC 设计极为重要。对于需要频繁固件更新的应用, eMRAM 可以存储操作过程中生成的引导代码和中

间数据, 如 GPS 卫星地图、来自发动机的传感器数据等。存储此数据可提供更流畅的消费体验。eMRAM 性能远高于闪存, 可以实现更高的芯片性能或更快的远程固件更新。

### 易于集成

eMRAM 利用 SRAM 接口, 无需 SPI 接口。使用 eMRAM 不需要新的总线协议。数字设计师可以轻松地将 eMRAM 集成 eMRAM 模块, 就像图 4 所示的常规 SRAM。

汽车微控制器单元 (MCU) 需要嵌入式存储器, 而典型的 MCU 已经使用嵌入式闪存。但是, 嵌入式存储器目前在 22nm 及以下的应用中尚未推出, 这使 MCU 设计师无法充分利用较小尺寸工艺的优势。eMRAM 是 MCU 设计师寻求迁移到先进节点的完美解决方案。它很稳定, 可满足汽车温度等级要求。




图 4: 将带有片上 SRAM 的 SoC 和外部闪存转换为带有 eMRAM 的非易失性 SoC

### DesignWare 嵌入式 MRAM 编译器 IP

MRAM 已经进入嵌入式领域, 正在取代 SRAM 的多样化配置。Synopsys 提供 eMRAM 编译器 IP, 而不是单纯硬核。使用 eMRAM 编译器, 可在几分钟内为设计师提供 eMRAM 硬核的即时编译。通过从编译器提供 eMRAM 实例的完整前端 view, 设计师可以立即评估和启动设计。这大大缩短了周转时间, 并加快了上市时间。

### eMRAM 的 STAR Memory System 测试、修复和诊断

Synopsys TestMAX STAR Memory System<sup>®</sup> (SMS) 解决方案测试、修复和诊断片上存储器 (单 / 双 / 两 / 多端口 RAM / 寄存器 / ROM, 包括 CPU 和 GPU 缓存、CAM、eflash) 和片外存储器 (DDR/LPDDR/HBM)。通过与领先




图 5: 为了在无 ECC 时使 64Mb eMRAM 良率达到 99% (蓝线), 代工厂位单元 D0 需要达到 0.1ppm 以下。但是, 通过添加 1bit 或 2bit ECC, 位单元 D0 能够分别放宽到 1ppm 或 10ppm。

的代工厂合作, Synopsys 增强了 SMS, 来支持 eMRAM 架构特有的算法, 并具有调整 / 校准功能。Synopsys 还提供经过 ISO 26262 认证的 STAR ECC 解决方案, 可用于提高 eMRAM 的生产良率, 以及提高应用领域 (如汽车、军事和航空航天) 存储器的现场可靠性。eMRAM 的 SMS 解决方案已经过硅验证, 具有高速测试、使用 march 算法的高测试覆盖率以及通过 JTAG 的可编程性等功能。STAR Memory System 的 eMRAM 算法, 针对的是嵌入式 MRAM 和其他类型的非易失性存储器, 在生产和现场测试期间的故障机制。支持多种背景模式和复杂寻址模式, 可加速自动测试设备 (ATE) 矢量生成, 从而为 eMRAM 提供最高的测试覆盖率, 使制造良率最大化, 并提高 SoC 的可靠性。此外, STAR Memory System 中的增强设计加速功能可实现嵌入式 MRAM 的自动执行测试和修复逻辑的规划、生成、嵌入和验证步骤, 从而减少整体集成工作量。

### STAR Memory System ECC

虽然 eMRAM 技术具有足够的耐久性和读 / 写延迟, 但易受工艺变化的影响可能会导致可靠性问题。MTJ 位单元的缺点之一是读取窗口小, 即, 高电阻状态和低电阻状态之间的差异通常就是 2-3 倍。在 MTJ 位单元的灵敏放大值上, 会比 SRAM 位单元困难得多。eMRAM 切换是一个随机过程。这意味着, 减少写电流可提高能效, 但会增加写错误的可能性, 并降低良率。

为了达到可接受的良率并保持现场可靠性, 设计人员需要实施复杂的纠错码 (ECC) 解决方案。ECC 逻辑表明, 要达到一定的芯片故障率 (CFR), 代工厂必须达到的

存储器位故障率 (BER) 在更大的阵列尺寸下变得越来越严格。假设对于 64Mb 存储器阵列大小存在随机缺陷, 针对最严格的汽车 ASIL-D 级别 (相当于 SoC 级别 FIT 率为 10) 的应用至少需要一个 DECTED (双重错误纠正, 三重错误检测) 级别的 ECC, 如今, MTJ 位单元的代工厂所能达到的 BER 水平。图 5 显示, 64Mb eMRAM 模块如果要达到 99% 的良率, 在没有 ECC 的情况下, 代工厂位单元 D0 需要达到 0.1ppm 以下。在添加 1bit 或 2bit 纠错 ECC 时, 位单元 D0 可分别放宽到 1ppm 或 10ppm。STAR Memory System ECC 为单端口和多端口 eMRAM 存储器自动生成 ECC Verilog 代码、测试平台和脚本。这样可以大大提高 eMRAM 的良率。

### DesignWare eMRAM 编译器 IP 可用性

Synopsys 与领先的代工厂合作, 提供 DesignWare® eMRAM IP, 在批量生产中采用经硅验证的 28nm、22nm 中的 DesignWare eMRAM IP 也经过硅验证, FinFET 节点的 eMRAM IP 正在开发中。

### 总结

对于那些需要耐久性和小面积, 低功耗 SoC, eMRAM 是具有前景的存储器技术。离散 MRAM 已经可用, 设计师正在利用嵌入式 MRAM 提高 PPA 效率。由于任意两个 SoC 的配置要求都各有不同, 因此 Synopsys 提供 eMRAM 编译器 IP, 可用于生成各种配置, 以满足您的特定设计要求。◆

(文章来源: Synopsys 公司 DesignWare 技术公告)



半导体芯科技一站式服务

# 全“芯”上线!

## 人才对接 采购供需 渠道发布

### 服务对象

- 正在求职的优秀人才
- 产品铸造的供应商
- 求贤若渴的优质企业
- 愁于资源的采购方

### 服务平台

《半导体芯科技》上线的“人才对接，采购供需”一站式服务平台，依托杂志社及CHIP China晶芯研讨会两大流量入口，用二十余年深入行业的资源及数据打破半导体产业信息隔阂，地域限制，秉承“新技术、新工艺、新材料、新设备”宗旨，通过《半导体芯科技》官网、官方公众号、官方自媒体平台、官方社群朋友圈、eDM等垂直渠道，每周为大家提供各行业真实有效的人才招聘、产品供需信息，赋能各供应商、采购方、企业单位、求职人才协同交流，为双边降低业务交流成本，实现合作共赢，热诚期待您的积极参与!

### 详情咨询:

肖鑫鑫 Star Xiao

136 6718 8375

starx@actintl.com.hk

吴漫 Mandy Wu

187 7196 7324

mandyw@actintl.com.hk



采购供需



人才对接



渠道详情

Advertiser	广告商名称	网址	页码
ITW EAE		www.itweae.com	9
Join Intelligent	景焱智能		25
Park		www.parksystems.cn/hybrid-wli	1
2022深圳国际传感器技术与应用展览会暨高峰论坛		www.sensor-expo.com.cn	11
2022世界半导体大会暨南京国际半导体博览会		www.wsce-expo.com	15
2022年深圳电子元器件及物料采购展览会		http://esshow.cn	31

## 欢迎投稿

《半导体科技》(Silicon Semiconductor China, SiSC)是面向中国半导体行业的专业媒体,已获得全球知名权威杂志《Silicon Semiconductor》的独家授权。本刊针对中国半导体市场特点遴选相关优秀文章翻译,并汇集编辑征稿、采编国内外半导体行业新闻、深度分析和权威评论等多方面内容。本刊由香港雅时国际商讯(ACT International)以简体中文出版发行。

本刊内容覆盖半导体制造工艺技术、封装、设备、材料、测试、MEMS、mini/Micro-LED等。文章重点关注以下内容:

### FAB (Foundry, IDM, OSAT, R&D)

四个环节:晶圆制造(wafer后道)、芯片制造、先进封装、洁净室;深入报道与之相关的制造工艺、材料分析、工艺材料、工艺设备、测试设备、辅助设备、系统工程、关键零部件,以及与particle(颗粒度)及contamination(沾污)控制等厂务知识。

### FABLESS

芯片设计方案、设计工具,以及与掩膜版内容和导入相关的资讯。

### 半导体基础材料及其应用

III-V族、II-VI族等先进半导体材料的科学研究成果,以及未来热门应用。

《半导体科技》欢迎读者、供应商以及相关科研单位投稿,已甄选中文稿件将在印刷版杂志以及网上杂志刊登;IC设计及应用等半导体相关内容将酌情予以网络发表(微信推送、杂志网站)。本刊优先刊登中文来稿(翻译稿请附上英文原稿)。

### 技术文章要求

1. 论点突出、论据充分:围绕主题展开话题,如工艺提升、技术改造、系统导入、新品应用,等等。
2. 结构严谨、短小精悍:从发现问题到解决问题、经验总结,一目了然,字数以3000字左右为宜。
3. 文章最好配有2-4幅与内容有关的插图或图表。插图、图表按图1、图2、表1、表2等依次排序,编号与文中的图表编号一致。
4. 请注明作者姓名、职务及所在公司或机构名称。作者人数以四人为限。
5. 文章版权归著作者,请勿一稿多投。稿件一经发表如需转载需经本刊同意。
6. 请随稿件注明联系方式(电话、电子邮件)。

### 新产品要求

1. 新产品必须是在中国市场新上市、可在中国销售的。
2. 新产品稿件的内容应包含产品的名称、型号、功能、主要性能和特点、用途等。
3. 新产品投稿要求短小精悍,中文字数300~400字左右。
4. 来稿请附产品照片,照片分辨率不低于300dpi,最好是以单色作为背景。
5. 来稿请注明能提供进一步信息的人员姓名、电话、电子邮件。

电子邮箱:sunniez@actintl.com.hk  
viviz@actintl.com.hk

## 行政人员 Administration

### HK Head Office (香港总部)

#### ACT International (雅时国际商讯)

Unit B, 13/F, Por Yen Buiding,  
No. 478 Castle Peak Road,  
Cheung Sha Wan, Kowloon, Hong Kong  
Tel: 852 28386298

#### Publishing Director (出版总监)

Adonis Mak (麦协林), adonism@actintl.com.hk

#### Editor-in-Chief (编辑)

Sunniez Zhao (赵雪芹), sunniez@actintl.com.hk

Vivi Zhang (张雨薇), viviz@actintl.com.hk

#### Sales Director (销售总监)

Lisa Cheng (程丽娜), lisac@actintl.com.hk

#### General Manager-China (中国区总经理)

Floyd Chun (秦泽峰), floyd@actintl.com.hk

#### London Office

Hannay House, 39 Clarendon Road  
Watford, Herts, WD17 1JA, UK.  
T: +44 (0)1923 690200

#### Coventry Office

Unit 6, Bow Court, Fletchworth Gate  
Burnsall Road, Coventry, CV5 6SP, UK.  
T: +44 (0)2476 718 970

### Publisher & Editor-SiS English

Jackie Cannon, jackie.cannon@angelbc.com  
+44 (0)1923 690205

## 销售人员 Sales Offices

### China (中国)

#### Wuhan (武汉)

Lisa Cheng (程丽娜), lisac@actintl.com.hk

Tel: 86 185 7156 2977

Sky Chen (陈燕), skyc@actintl.com.hk

Tel: 86 137 2373 9991

Mandy Wu (吴漫), mandyw@actintl.com.hk

#### Shenzhen (深圳)

Yoyo Deng (邓丹), yoyod@actintl.com.hk

Jenny Li (李文娟), jennyl@actintl.com.hk

Tel: 86 755 25988573 /25988567

#### Shanghai (上海)

Hatter Yao (姚丽莹), hattery@actintl.com.hk

Helena Xu (许海燕), helenax@actintl.com.hk

Amber Li (李歆), amberL@actintl.com.hk

Tel: 86 21 6251 1200

#### Beijing (北京)

Cecily Bian (边团芳), cecilyB@actintl.com.hk

Tel: 86 135 5262 1310

### Hong Kong (香港特别行政区)

Floyd Chun (秦泽峰), floyd@actintl.com.hk  
Tel: 852 2838 6298

### Asia

#### Japan (日本)

Masaki Mori, masaki.mori@ex-press.jp

Tel: 81 3 6721 9890

#### Korea (韩国)

Lucky Kim, semieri@semieri.co.kr

Tel: 82 2 574 2466

#### Taiwan, Singapore, Malaysia

#### (台湾, 新加坡, 马来西亚)

#### Regional Sales Director

Floyd Chun (秦泽峰), floyd@actintl.com.hk

Tel: 852 2838 6298

#### US (美国)

Janice Jenkins, jjenkins@brunmedia.com

Tel: 724 929 3550

Tom Brun, tbrun@brunmedia.com

Tel: 724 539 2404

#### Europe (欧洲)

Shehzad Munshi, Shehzad.Munshi@angelbc.com

Tel: +44 (0)1923 690215

Jackie Cannon, Jackie.cannon@angelbc.com

Tel: +44 (0) 1923 690205



## 化合物半导体线上研讨会

4.08 | microLED的多个市场

05月 | 打造价值数十亿美元的SiC产业

07月 | 发挥GaN的巨大潜力

09月 | VCSEL如何发展以提供更好的性能

10月 | 毫米波5G的设备技术

12月 | UV-LED技术突破及产业趋势



## 化合物半导体先进应用大会

5月26-27日 | 化合物半导体  
先进应用大会  
苏州·太仓

08月 深圳 | 化合物半导体  
先进应用大会

\*以上计划暂定，具体请以主办方通知为准

# 化合物半导体

CS COMPOUND SEMICONDUCTOR CHINA



扫码关注公众号



扫码添加客服号

## ◆ 线上 ◆

### 先进封装

01月 第九届

- 三维异构集成
- WLP/ SiP/ FO/ Chiplet...
- 封装结构的失效分析
- 封装新材料/工艺
- 后摩尔时代封装技术 (FOWLP, FOPLP, CHIPLET, HBM, TSV)

### 汽车电子

04月 第十一届

- 车规级芯片测试与可靠性
- 智能网络汽车芯片
- 车联网
- 车规器件 (传感器, POWER, LED) 激光雷达, 传感器融合

### 芯片设计

08月 第十三届

- EDA/IP/PDK生态构建
- 大规模逻辑芯片设计发展趋势
- 模拟与数模混合芯片设计趋势
- ASIC专用芯片与芯片定制兴起

### 存储器

10月 第十五届

- 闪存市场
- 数据安全
- 量产测试
- 存储器封装
- 应用驱动存储技术发展

### MEMS

03月 第十届

- MEMS晶圆代工与封测
- MEMS新材料与工艺
- MEMS特色产品 (RF, Sensor)
- MEMS应用前景展望

### 测试&测量

07月 第十二届

- 光学检测
- 工艺缺陷分析
- 芯片故障分析
- 器件可靠性与良率

### 半导体测试

09月 第十四届

- 车规级芯片检测
- SLT测试发展趋势
- 存储芯片测试发展趋势
- 半导体测试设备发展趋势

### 半导体供应链

11月 第十六届

- 厂务设施
- 供应链市场趋势
- 关键Parts (设备配套)
- 工艺材料 (化学品、气体)

## ◆ 线下 ◆

📍 05月 苏州

拓展摩尔定律-先进制造与封装技术协同发展大会

📍 09月 厦门

拓展摩尔定律-先进制造与封装技术协同发展大会

📍 待定 深圳

“芯聚大湾区 一起向未来” 集成电路应用大会

\*以上主题暂定,请以会议举办实际议题为准

